電子束曝光掩模和用該掩模制造半導體器件的方法

專利名稱：電子束曝光掩模和用該掩模制造半導體器件的方法
技術領域：
本發明一般涉及在曝光工藝中使用的用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中在曝光工藝中電子束(EB)經過用于電子束曝光的掩模照射到半導體晶片上，對半導體晶片上的抗蝕劑膜構圖。特別是，本發明涉及在曝光工藝中使用的用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中曝光工藝是用EB投影光刻系統進行的。
通常，在半導體器件的制造工藝中，使用對抗蝕刻膜構圖的單元(cell)投影EB系統進行用電子束對半導體晶片上的抗蝕劑膜曝光的曝光工藝，這里抗蝕劑膜是電子束抗蝕劑膜。在該系統中，EB照射到用于電子束曝光掩模的例如125微米(μm)×125微米的區域上。用于電子束曝光的掩模有包括讓電子束通過的溝槽或開口的掩模圖形。掩模圖形的圖象被縮小到例如1/25并利用穿過用于電子束曝光的掩模的電子束投影到半導體晶片上。因此，利用可變形狀的EB的一次曝光轟擊(shot)半導體晶片上的5微米×5微米的區域，即形成在半導體晶片上的抗蝕劑膜的5微米×5微米的區域被有與掩模圖形對應的圖形的EB所曝光。
為了制造一個半導體器件或一個半導體芯片，需要用對應一個完整半導體芯片的圖形即用于芯片的圖形或芯片圖形的圖形曝光半導體晶片上的抗蝕劑膜，并用曝光的芯片圖形構圖該抗蝕劑膜。在單元投影EB系統中，用于電子束曝光的掩模具有對應于作為一個芯片圖形的一部分區域，并被重復以獲得用于一個芯片圖形的圖形區域的掩模圖形區域。重復這種使用用于電子束曝光的掩模的曝光步驟，同時，例如相對于掩模移動改變半導體晶片的位置。由此，用芯片圖形曝光半導體晶片上的抗蝕劑膜，然后顯影以得到構圖的抗蝕劑膜。
但是，在上述單元投影EB系統中，一次曝光的半導體晶片上的區域不夠大。因此，利用預定的芯片圖形曝光半導體晶片上的抗蝕劑膜所需要的電子束發射的數量很大。結果，曝光工藝所需要的時間很長，并且不可能足夠高地提高半導體制造的生產率。
為了顯著提高半導體器件制造的生產率，大約從1990年開始，就建議了一種EB投影光刻系統。在該系統中，使用有大橫截面面積的電子束，并且可以使電子束一次照射到用于電子束曝光的掩模上的較大面積上，例如1mm×1mm的面積上。用于電子束曝光的掩模具有包括容許電子束通過的溝槽或開口的掩模圖形。掩模圖形的圖象被縮小到例如1/4，并利用穿過用于電子束曝光的掩模的電子束投影到半導體晶片上。因此，利用一次曝光轟擊，可以用有對應掩模圖形的圖形的電子束曝光半導體晶片上的大面積，在這里為250微米×250微米的面積。
本發明的發明人研究和考慮了用在這種EB投影光刻中的用于電子束曝光的掩模。結果發現用于電子束曝光的掩模可以如下那樣制造。半導體晶片上的抗蝕劑膜必須被曝光和構圖，以便重復地曝光和形成每個芯片的整個區域的電路圖形即用于芯片的圖形。一個芯片圖形被分成多個小圖形區域或子域，并在用于電子束曝光的一個掩模上形成對應于每個子域的圖形。
圖6A是示意性地表示將一個芯片圖形分成多個子域以制造用于電子束曝光的掩模的方法的平面圖。圖6B是表示由本發明人考慮的用于電子束曝光的掩模的示意性結構的平面圖。
一個芯片圖形115每個最大曝光區域E2被簡單分成多個子域。最大曝光區域是指，在假設照射到用于電子束曝光的掩模上的整個電子束穿過用于電子束曝光的掩模、并通過一次發射的曝光量而曝光到半導體晶片上時，基本上被曝光的半導體晶片上的區域。在上述例子中，半導體晶片上的250微米×250微米的正方形區域對應最大曝光區域E2。在圖6A的例子中，芯片圖形區域115被在垂直方向和在水平方向都每隔250微米設置的分割線116分成9(九)個子域S1-S9。然后，如圖6B所示，在用于電子束曝光的掩模105的格框(grillage)區域112之間的掩模圖形區域M1-M9中，分別形成對應于將子域S1-S9的圖形放大四倍得到的圖形的掩模圖形。在這種情況下，用于電子束曝光的掩模105是4x掩模。
電子束照射到圖6B所示的用于電子束曝光的掩模的掩模圖形區域M1-M9的每個上，并且半導體晶片上的抗蝕劑膜的預定部分依次被穿過用于電子束曝光的掩模105的電子束所曝光。在這種情況下，掩模105和半導體晶片間歇地相對電子束移動。由此，形成在半導體晶片上的抗蝕劑膜可以按圖6A所示的芯片圖形115曝光。
然而，芯片圖形115的垂直方向和水平方向的尺寸并不總是分別為上述最大曝光區域的垂直方向和水平方向尺寸的倍數，這里最大曝光區域的垂直方向和水平方向尺寸都為250微米。因此，所有子域的尺寸和形狀不總是不變的。即，某些子域的尺寸可能比其它子域的尺寸小很多。而且，某些子域的形狀可能不同于其它子域的形狀。例如，在圖6A所示的例子中，沿著芯片圖形115的右側端和上側端的每個子域S3，S6，S7，S8和S9的尺寸比其它子域S1，S2，S4和S5的每個的尺寸即250微米×250微米小很多。掩模圖形區域M1-M9的垂直方向和水平方向的尺寸分別是子域F1-F9的垂直方向和水平方向尺寸的四倍。因此，如圖6B所示，在用于電子束曝光的掩模105的掩模圖形區域M1-M9當中，沿著右側端和上側端形成的掩模圖形區域M3、M6、M7、M8和M9的每個的尺寸比其它掩模圖形區域M1、M2、M4和M5的每個的尺寸即1mm×1mm小很多。
通過以下工藝制造用于電子束曝光的掩模，該工藝包括形成對應于用于制造掩模的晶片上的掩模圖形的溝槽或開口的腐蝕工藝。在圖6B所示的用于電子束曝光的掩模105中，在腐蝕用于制造掩模的晶片的工藝中，用于掩模圖形區域M3、M6、M7、M8和M9的溝槽或開口的腐蝕率和用于掩模圖形區域M1、M2、M4和M5的溝槽或開口的腐蝕率由于微載(microloading)效應而彼此相差很大。因此，溝槽或開口的尺寸根據掩模圖形而變化，并且存在形成在用于電子束曝光的掩模上的掩模圖形的尺寸精度下降的可能性。這樣，就存在沒有精確形成有預定芯片圖形的抗蝕劑膜的可能性。
而且，在使用如圖6B所示的用于電子束曝光的掩模105的情況下，穿過各掩模圖形區域M3、M6、M7、M8和M9的電子束的電流值和穿過各掩模圖形區域M1、M2、M4、和M5的電子束的電流值彼此相差很大。因此，由庫侖效應引起的照射到半導體晶片上的電子束的電子束模糊(blur)程度有很大的區別，這在很大程度上取決于電子束穿過的掩模圖形區域。因此，形成在半導體晶片上的抗蝕劑膜圖形的尺寸的精度可能下降。而且，根據電子束模糊的程度變化，照射到半導體晶片上的電子束的聚焦度也變化。很難進行半導體晶片的曝光工藝，同時很大地補償用于每個掩模圖形區域的電子束的聚焦度數。當電子束的聚焦度數變化很大時，可能電子束的聚焦度數的變化沒有被曝光裝置補償，并且半導體晶片上的抗蝕劑膜沒有精確地按預定圖形被曝光。
掩模圖形區域M1、M2、M4和M5各具有與一次曝光發射的電子束基本上照射到掩模上的電子束照射區域E1的尺寸相同的尺寸，即上述例子中的1mm×1mm的區域。但是，照射到用于電子束曝光的掩模上的電子束的強度的分布在掩模上的電子束照射區域E1內并不是完全均勻的。一般情況下，在周邊部分的電子束強度比在中心部分的電子束強度低。因此，照射到各掩模圖形區域M1、M2、M4和M5上的電子束的強度分布在每個掩模圖形區域內是不均勻的，并且周邊區域中的電子束強度變得比每個掩模圖形區域內的中心區域的電子束強度小。同樣，照射到掩模圖形區域M3、M6、M7、M8和M9的每個上的電子束的強度分布在每個掩模圖形區域內是不均勻的。因此，經過用于電子束曝光的掩模照射到半導體晶片上的電子束的強度根據半導體晶片上的位置而變化，并且形成在半導體晶片上的抗蝕劑膜圖形的尺寸的精度可能下降。
在EB投影光刻系統中，考慮到系統中的電子束曝光裝置的結構，使用低放大倍數的掩模如上述的4x掩模作為用于電子束曝光的掩模。這是因為，如果在EB投影光刻系統中使用高放大倍數的掩模，則掩模和放置掩模的掩模臺的尺寸必須較大，這就難以準確進行掩模臺的位置控制。因此，與使用有25x到60x放大倍數的用于電子束曝光的掩模的上述常規單元投影EB系統相比，在使用低放大倍數掩模的EB投影平板印刷系統中必須使用更準確地形成掩模圖形的用于電子束曝光的掩模。
因此，本發明的目的是提供在EB投影光刻系統中可精確地使用的用于電子束曝光的掩模和使用這種掩模制造半導體器件的方法。
本發明的另一目的是提供用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中，通過這種掩模，半導體晶片上的抗蝕劑膜可以用預定圖形的電子束精確曝光。
本發明的又一目的是提供用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中，通過這種掩模，可以在半導體晶片上精確形成預定的抗蝕劑膜圖形。
本發明的再一目的是提供可精確形成掩模圖形的用于電子束曝光的掩模和使用該掩模制造半導體器件的方法。
本發明的又一目的是提供用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中通過該掩模，半導體晶片上的抗蝕劑膜可以用預定圖形的電子束精確曝光，并可以提高曝光工藝的生產率。
本發明的再一目的是提供用于電子束曝光的掩模和使用該掩模制造半導體器件的方法，其中利用該掩模，可在半導體晶片上精確地和高生產率地形成預定抗蝕劑膜圖形。
根據本發明的一個方面，提供在利用EB投影光刻系統進行的用預定的芯片圖形曝光晶片的工藝中使用的用于電子束曝光的掩模，該掩模包括柵框區域；多個薄膜區域，被柵框區域包圍并且其厚度比柵框區域的厚度薄；和多個掩模圖形區域，它們各形成在薄膜區域的對應一個內，每個掩模圖形區域有對應子域圖形的掩模圖形，子域圖形是通過將芯片圖形分成基本上有相同形狀和尺寸的多個區域得到的。
在這種情況下，優選每個掩模圖形區域比在電子束照射到用于電子束曝光的掩模上時在用于電子束曝光的掩模上被電子束照射的區域小。
還優選當電子束照射到用于電子束曝光的掩模上以便被電子束照射的區域的中心與每個掩模圖形區域的中心相吻合時，每個掩模圖形區域被包括在被電子束照射的區域內。
更優選，當電子束照射到用于電子束曝光的掩模上以使被電子束照射的區域的中心與每個掩模圖形區域的中心相吻合時，每個掩模圖形區域內的電子束強度分布基本上是一致的。
每個掩模圖形區域的中心基本上位于被柵框區域包圍的每個薄膜區域的中心是有利的。
在每個掩模圖形區域周圍和薄膜區域的對應一個內存在非構圖區域也是有利的。
每個掩模圖形區域靠近柵框區域也是有利的。
最好是，掩模圖形區域之間的間隔是預定的，以便當電子束照射到用于電子束曝光的掩模上以使被電子束照射的區域的中心與每個掩模圖形區域的中心重合時，被電子束照射到掩模圖形區域上的區域不與其它掩模圖形區域重疊。
根據本發明的另一方面，提供使用EB投影光刻系統制造半導體器件的方法，該方法包括使用用于電子束曝光的掩模以預定的芯片圖形曝光晶片，該掩模包括柵框區域；多個薄膜區域，其被柵框區域包圍并且厚度比柵框區域的厚度薄；和多個掩模圖形區域，它們每個形成在對應的一個薄膜區域內，每個掩模圖形區域具有對應子域圖形的掩模圖形，子域是通過將芯片圖形分成有基本相同形狀和尺寸的多個區域得到的；其中通過對每個掩模圖形區域進行將電子束照射到用于電子束曝光的掩模上的步驟，以使被電子束照射的區域的中心與每個掩模圖形區域的中心重合，從而晶片按照預定的芯片圖形被曝光。
最好是，每個掩模圖形區域比用于電子束曝光的掩模上的被電子束照射的區域小。
還最好是，當電子束照射到用于電子束曝光的掩模上以使被電子束照射的區域的中心與掩模圖形區域的中心重合時，每個掩模圖形區域被包含在被電子束照射的區域內。
更優選地，每個掩模圖形區域的中心基本上位于被柵框區域圍繞的每個薄膜區域的中心。
在每個掩模圖形區域周圍和薄膜區域的對應一個內存在非構圖區域是有利的。
每個掩模圖形區域靠近柵框區域也是有利的。
最好是，掩模圖形區域之間的間隔是預定的，以便當電子束照射到用于電子束曝光的掩模上以使被電子束照射的區域的中心與每個掩模圖形區域的中心重合時，被電子束照射到掩模圖形區域上的區域不與其它掩模圖形區域重疊。
下面結合附圖的詳細說明使本發明的這些和其它特點、優點更清楚，在整個附圖中相同的參考標記表示相同或相應的部件，其中

圖1A是示意性地表示根據本發明要被曝光到半導體晶片上的抗蝕劑膜上的芯片圖形的整個圖象的平面圖；圖1B是示意性地表示根據本發明實施例的用于電子束曝光的掩模的結構平面圖，該掩模用于按圖1A所示的芯片圖形曝光半導體晶片上的抗蝕劑膜；圖2A是表示圖1B中所示的用于電子束曝光的掩模的結構的部分放大的平面圖；圖2B是沿著圖2A的線A-A截取的剖視圖；圖2C是表示根據本發明另一實施例的用于電子束曝光的掩模的結構的對應于圖2B的剖視圖；圖3是表示根據本實施例的在使用用于電子束曝光的掩模曝光半導體晶片時使用的曝光裝置的結構的示意透視圖；圖4是表示在電子束從電子槍照射到用于電子束曝光的掩模上時，在用于電子束曝光的掩模上的電子束強度的示意分布的曲線圖；圖5是表示制備用于制造根據本發明的用于電子束曝光的掩模的數據的程序的流程圖6A是示意性地表示將一個芯片圖形分成多個子域以制造用于電子束曝光的掩模的方法的平面圖；和圖6B是表示用于形成被分成圖6A所示的子域的芯片圖形的用于電子束曝光的掩模的示意結構的平面圖。
根據本發明的用于電子束曝光的掩模用在使用EB投影光刻系統的曝光工藝中。如上所述，在EB投影光刻系統中，成形的電子束一次照射到用于電子束曝光的掩模上的大面積上，并且對應掩模圖形并由穿過用于電子束曝光的掩模的電子束構成的圖象被縮小并投影到半導體晶片上。由此，形成在半導體晶片上的抗蝕劑膜被電子束按預定圖形曝光，這里抗蝕劑膜為電子束抗蝕劑膜。
作為例子，在下述實施例中，被成形的電子束照射到1mm×1mm的正方形區域上，由穿過用于電子束曝光的掩模的電子束構成的掩模圖形圖象被縮小到1/4并投影到半導體晶片上。因此，在下述實施例中，用于電子束曝光的掩模為4x掩模。但是，本發明不限于有特殊放大倍數的這種掩模。
圖1A示意性地表示要被曝光在半導體晶片上的抗蝕劑膜上的用于一個芯片的芯片圖形的整個圖象。圖1B示意性地表示根據本發明的用于電子束曝光的掩模的結構，該掩模是用于通過圖1A中所示的芯片圖形曝光半導體晶片上的抗蝕劑膜的。圖2A是示意性地表示圖1B中所示的用于電子束曝光的掩模的部分放大平面圖。圖2B是沿著圖2A的線A-A截取的剖視圖，圖2C是對應圖2B的剖視圖，表示根據本發明的另一實施例的用于電子束曝光的掩模的結構。
首先，介紹根據本發明實施例的用于電子束曝光的掩模的結構。
如圖1B、圖2A和2B所示，根據該實施例的用于電子束曝光的掩模5包括柵框區域12和薄膜區域10，每個薄膜區域被柵框區域12圍繞。柵框區域2的厚度比薄膜區域10的厚度厚。因此，柵框區域12用于增加用于電子束曝光的掩模5的導熱率和機械強度。每個薄膜區域10的尺寸和形狀在整個薄膜區域10上基本上是相同的。而且，每個薄膜區域10的形狀和尺寸與用于電子束曝光的掩模5上的基本上被一次曝光發射的電子束照射的區域即被電子束照射的區域或電子束照射區域E1的形狀和尺寸相同。薄膜區域10具有例如1mm×1mm的正方形形狀。在每個薄膜區域10中，形成包括容許電子束穿過的溝槽或開口11的掩模圖形。要形成掩模圖形的薄膜區域10中的長方形或正方形區域示于圖1B、2A和2B中，作為掩模圖形P1、P2…、P8或P9。而且，不形成掩模圖形并作為每個掩模圖形P1、P2…、P8或P9的周邊區域的薄膜區域10中的區域示于圖1B和2A中，作為非構圖區域13。每個掩模圖形P1-P9的中心與相應的一個薄膜區域10的中心即柵框區域12圍繞的相應區域的中心重合。根據本實施例的用于電子束曝光的掩模5的掩模圖形區域P1-P9具有基本上相同的形狀和尺寸。而且，每個掩模圖形P1-P9的尺寸比電子束照射區域E1的尺寸小。即，每個掩模圖形P1-P9的垂直方向和水平方向的尺寸分別比電子束照射區域E1的垂直方向和水平方向的尺寸小，這里區域E1的垂直方向和水平方向的尺寸都為1mm。此外，在掩模圖形區域P1-P9和柵框區域12之間存在非構圖區域13。
與在圖2C所示的另一實施例一樣，可以省略薄膜區域10中的非構圖區域13，以便相應地擴大柵框區域12的寬度。在這種情況下，掩模圖形區域P1-P9靠近柵框區域12。在用于電子束曝光的掩模的整個區域上具有較大厚度的柵框區域12的比例變大。因此，用于電子束曝光的掩模的導熱率和機械強度相對較大，因而掩模的撓曲或應變很小，可進一步提高掩模的尺寸精度。
現在介紹形成在每個掩模圖形區域P1-P9中的掩模圖形。
為了制造半導體器件或半導體芯片，需要用對應于整個芯片區域的圖形即芯片圖形對半導體晶片上的抗蝕劑膜曝光和構圖。芯片圖形的整個圖象示于圖1A中。如果不可能用對應整個芯片圖形的電子束一次曝光半導體晶片上的抗蝕劑膜，則必須將芯片圖形分成多個小圖形區域或子域，并對半導體晶片上每個子域的抗蝕劑膜曝光。在圖1A中，芯片圖形15被在垂直方向和水平方向以相等間隔設置的芯片分割線16分成子域F1-F9。
在該實施例中，需要分割芯片圖形15，以便使子域F1-F9具有相同的形狀和尺寸，并且每個子域F1-F9的尺寸變得比最大曝光區域E2的尺寸小。每個子域F1-F9可能為正方形、長方形等。
這里，最大曝光區域E2意思是當假設照射到用于電子束曝光的掩模上的整個電子束完全穿過掩模并被一次曝光轟擊而投影到半導體晶片上時基本上曝光的半導體晶片上的區域。在本例中，電子束照射到用于電子束曝光的掩模的1mm×1mm的正方形區域上，并且由穿過掩模的電子束構成的掩模圖形圖象被縮小到1/4并投影到半導體晶片上，半導體晶片上的250微米×250微米的正方形區域對應最大曝光區域E2。因此，子域F1-F9基本上具有互相相同的形狀和尺寸，并且每個子域F1-F9的垂直方向和水平方向的尺寸分別小于最大曝光區域E2的垂直方向和水平方向的尺寸，這里最大曝光區域E2的垂直方向和水平方向的尺寸都為250微米。
本例中用于電子束曝光的掩模5是4x掩模，即掩模的放大倍數為x4。因此，通過將每個子域F1-F9的圖形在垂直方向和水平方向放大四倍得到的圖形對應相應掩模圖形區域P1-P9的掩模圖形。例如，在掩模圖形區域P1中形成溝槽或開口，以使由溝槽或開口形成的圖形對應將子域F1的圖形的垂直方向和水平方向放大四倍得到的圖形。如上所述，每個子域F1-F9的垂直方向和水平方向的尺寸分別小于最大曝光區域E2的垂直方向和水平方向的尺寸，這里最大曝光區域E2的垂直方向和水平方向的尺寸都為250微米。因此，每個圖形區域P1-P9的垂直方向和水平方向的尺寸分別小于電子束照射區域E1的垂直方向和水平方向的尺寸，這里電子束照射區域E1的垂直方向和水平方向的尺寸都為1mm。
下面介紹在使用本發明的用于電子束曝光的掩模的曝光工藝中所用的曝光裝置。圖3展示了當使用用于本發明的電子束曝光的掩模對半導體晶片曝光時使用的曝光裝置的示意結構。
圖3中所示的并用參考標記20表示的曝光裝置是被稱為雙合(doublet)光學系統的常用曝光裝置。曝光裝置20包括產生電子束的電子槍1、位于電子槍1下面的投影透鏡2和偏轉器3、和位于投影透鏡2和偏轉器3下面的掩模臺4。曝光裝置20還包括位于掩模臺4下面的另一偏轉器7和物鏡6、和位于偏轉器7和物鏡6下面的晶片臺8。上述用于電子束曝光的掩模5放在掩模臺4上。可以可控制地移動掩模臺4，使放在掩模臺4上的用于電子束曝光的掩模5沿著平行于掩模5的上表面的方向即x方向和y方向間歇地移動。在晶片臺8上，放置半導體晶片9。抗蝕劑膜(這里為電子束抗蝕劑膜)預先形成在半導體晶片9的上表面上。還可以可控制地移動晶片臺8，使放在晶片臺8上的半導體晶片9沿著平行于晶片9的上表面的方向即在x和y方向間歇地移動。
接下來介紹在使用本發明的用于電子束曝光的掩模的曝光工藝中曝光裝置20的操作。
從電子槍1發射的并被成形掩模和附圖中未示出的類似部件等成形的電子束向用于電子束曝光的掩模5發射。電子束1A偏轉，例如如果需要的話朝向x方向偏轉，并被投影透鏡2聚焦并照射到包括用于電子束曝光的掩模5的預定掩模圖形區域即掩模圖形區域P1的區域上。在這種情況下，最好是，電子束照射到用于電子束曝光的掩模5上，使被電子束照射的用于電子束曝光的掩模5上的區域的中心與掩模圖形區域P1的中心重合。如上所述，掩模圖形區域P1的尺寸比電子束照射區域E1的尺寸小。因此，整個掩模圖形區域P1被包含在被電子束照射的用于電子束曝光的掩模5上的區域中。在使用本發明的用于電子束曝光的掩模5的情況下，掩模上被電子束照射的區域基本上與包括掩模圖形區域P1的薄膜區域10重合，掩模圖形區域P1以外的掩模圖形區域沒有被電子束照射。
圖4是表示當電子束從電子槍照射到用于電子束曝光的掩模上時在用于電子束曝光的掩模上的電子束強度分布的示意曲線圖。曲線圖的橫坐標表示用于電子束曝光的掩模的位置，其縱坐標表示照射到掩模上的電子束的強度。曲線圖中由R1表示的范圍對應于上述電子束照射區域E1，即約為1平方毫米的電子束照射區域。而且，曲線中由R2表示的范圍對應于上述掩模圖形區域P1。從圖4的曲線看到，除了周邊區域以外，電子束照射區域E1內的電子束強度的分布也大體均勻。因此，比電子束照射區域E1小的掩模圖形區域P1內的電子束的強度的分布大體均勻。在掩模圖形區域P1-P9的尺寸和形狀基本上相同并且每個掩模圖形區域P1-P9比電子束照射區域E1小的情況下，根據本發明可得到各種有利的效果。這里，在每個掩模圖形區域P1-P9比電子束照射區域E1小的情況下，當成形的電子束照射到每個掩模圖形區域P1-P9上時，每個掩模圖形區域P1-P9被包含在電子束照射區域E1內。在這種情況下，最好是，每個掩模圖形區域P1-P9被包含在電子束照射區域E1內，在電子束照射區域E1內電子束的強度基本上是均勻的，例如在由圖4中的R2表示的范圍內。利用這樣的結構，可以抑制經每個掩模圖形區域照射到半導體晶片上的電子束的束模糊的程度。因此，可以提高形成在用于電子束曝光的掩模中的抗蝕劑膜圖形的尺寸精度。在這種情況下，應該注意，考慮到制造工藝的生產率，每個掩模圖形區域P1-P9不應該太小。
從電子槍1發射的并穿過包括形成在掩模圖形區域P1中的溝槽或開口的掩模圖形的電子束1B被偏轉器偏轉，例如如果需要的話朝向x方向偏轉，并被物鏡6聚焦，照射到半導體晶片9上的預定區域上，例如要用子域F1的圖形被曝光的區域。因此，用通過縮小掩模圖形區域P1的掩模圖形得到的圖形即子域F1的圖形對半導體晶片9上的抗蝕劑膜曝光。隨后，停止從電子槍1發射電子束，完成了一次曝光發射的步驟。
然后，電子束1A被照射到包括用于電子束曝光的掩模5的下一個掩模圖形區域例如掩模圖形區域P2的薄膜區域10上，并且穿過用于電子束曝光的掩模5的電子束1B照射到半導體晶片9上的要被子域F2的圖形曝光的區域上。由此，用子域F2的圖形對半導體晶片9上的抗蝕劑膜曝光。
可以用各種方式來控制被電子束照射的用于電子束曝光的掩模上的位置和被電子束照射的半導體晶片9上的位置。例如，結合間歇地移動掩模臺4和晶片臺8同時停止從電子槍1發射電子束以在例如y方向移動用于電子束曝光的掩模5和半導體晶片9，和控制被偏轉器2和7產生的電子束例如在x方向的偏轉，由此可以控制被電子束照射的用于電子束曝光的掩模上的位置和半導體晶片9上的位置。此外，可以通過控制被偏轉器2和7在x和y方向偏轉的電子束的度數而不移動用于電子束曝光的掩模5和半導體晶片9，來控制被電子束照射的用于電子束曝光的掩模上的位置和半導體晶片9上的位置。還可以通過在停止從電子槍1發射電子束時間歇地移動掩模臺4和晶片臺8，以在x和y方向移動用于電子束曝光的掩模和半導體晶片9、而不改變電子束被偏轉器2和7所偏轉的度數或不用偏轉器2和7偏轉電子束，來控制被電子束照射的用于電子束曝光的掩模上的位置和半導體晶片9上的位置。另外，還可以使用上述方法的任何組合方式來控制上述位置。
此后，重復相同的操作，依次用子域F1-F9的圖形對要用子域F1-F9曝光的半導體晶片9上的抗蝕劑膜的區域曝光。由此，用芯片圖形15對半導體晶片9上的抗蝕劑膜曝光。
現在介紹制備用于制造本發明的用于電子束曝光的掩模的數據的程序。圖5是表示這種程序的流程圖。
首先，用于要被形成的芯片的整個圖形被分成n個子域，子域的尺寸基本上相同，并且每個子域比上述最大曝光區域E2小，其中n是自然數(步驟S1)。
然后，子域被編號為No.1到No.n(步驟S2)。之后，得到子域1-n的中心的坐標系(步驟S3)。
接下來，在其上要被粘貼(paste)預定芯片圖形的基底(ground)數據區域即空白數據區域被分成n個等分基本區域，每個等分基底區域具有與上述最大曝光區域E2的尺寸相應的尺寸(步驟S4)。然后，對每個等分基底區域從No.1到No.n標號(步驟S5)。之后，得到分割基本區域1-n的中心的坐標(S6)。
子域No.1被粘貼到分割基本區域No.1上，使分割基本區域No.1的中心坐標與子域No.1的中心坐標重合(步驟S7)。從No.1到No.n重復與步驟S7相同的步驟(S8)。在此之后，對通過上述步驟所得到的數據進行操作，根據用于電子束曝光的掩模的放大倍數放大由數據代表的圖形。由此，完成了用于制造用于電子束曝光的掩模的數據的制備。
在步驟S8之后，可以包括在分割基本區域之間設置柵框區域的步驟。
而且，代替在步驟S8之后進行根據用于電子束曝光的掩模的放大倍數放大圖形的操作，可以在步驟S1之前進行根據用于電子束曝光的掩模的放大倍數放大圖形的操作。在這種情況下，在隨后的步驟S1中，必須將按照用于電子束曝光的掩模的放大倍數放大的芯片圖形分割成尺寸基本上相同的子域，每個子域比上述電子束照射區域E1小。而且，在步驟S4中，必須將基底數據區域分割成n個等分基底區域，每個等分基底區域具有與電子束照射區域E1相應的尺寸。
還可以同時并列地進行步驟S1-S3的操作和步驟S4-S6的操作。由此，就可以減少準備用于制造電子束曝光掩模的數據所需要的時間。
可以在根據參照圖5所述的程序制備的數據的基礎上制造用于電子束曝光的掩模。用于制造電子束曝光掩模的工藝可以例如如下進行。
制備用于制造掩模的半導體晶片，在半導體晶片上形成電子束抗蝕劑膜。在由圖5的程序產生的數據的基礎上，利用例如電子束書寫器機或電子束書寫裝置等用電子束對用于制造掩模的半導體晶片如硅晶片上的電子束抗蝕劑膜曝光。進行顯影處理以構圖電子束抗蝕劑膜。使用被構圖的抗蝕劑膜作為腐蝕掩模，腐蝕用于制造掩模的半導體晶片，形成具有預定圖形的溝槽或開口。通過這些工藝，可以制造用于電子束曝光的掩模。
如上所述，由于用于電子束曝光的掩模5的掩模圖形區域P1-P9的尺寸大約相同，因此不管是哪個掩模圖形區域，每個掩模圖形區域P1-P9中的溝槽或開口的區域的比例基本上相同。因此，在腐蝕用于制造掩模的晶片的工藝中，抑制了微載效應并且每個掩模圖形的腐蝕率基本上一致。因此，可以提高所制造的用于電子束曝光的掩模的掩模圖形的尺寸精度。
應該注意，涉及用于電子束曝光的掩模的本發明適用于模版掩模和膜片掩模。
還可以減小薄膜區域10的非構圖區域13的寬度而不改變柵框區域12的寬度，或者省去非構圖區域13。由此，可以減小用于電子束曝光的掩模的整個尺寸。在這種情況下，需要確定掩模圖形區域之間的間隔，以便當電子束照射到掩模上使掩模上的電子束的照射區域的中心與掩模圖形區域的中心重合時，電子束的照射區域不與其它掩模圖形區域重疊。
前面介紹了本發明的實施例，其中使用4x掩模作為用于電子束曝光的掩模，電子束照射到用于電子束曝光的掩模上的1平方毫米的區域上，并且由穿過用于電子束曝光的掩模的電子束構成的圖象被減小到1/4并投影到半導體晶片上。但是，本發明不限于這個實施例。本發明可適用于具有放大倍數x4以外的放大倍數的用于電子束曝光的掩模。而且，用于電子束曝光的掩模上的電子束照射區域E1可以是1平方毫米以外的尺寸，其形狀也可以不是正方形的，例如可以是長方形或三角形。
在本發明中，在被柵框區域圍繞的薄膜區域內的掩模圖形區域中形成對應通過將整個芯片圖形分成具有基本上相同的尺寸的子域得到的每個子域的掩模圖形。掩模圖形區域必須具有基本上相同的形狀和尺寸，并且每個掩模圖形區域的尺寸比用于電子束曝光的掩模上的被一次曝光發射的電子束實質上照射的區域(即電子束照射區域E1)的尺寸小。
根據本發明，整個芯片圖形被分成尺寸基本相同的多個子域，并且在用于電子束曝光的掩模中形成對應于每個子域的掩模圖形。因此，無論是哪個掩模圖形區域，溝槽或開口的區域與用于電子束曝光的掩模的每個掩模圖形區域的比例基本上都是均勻的。這樣，在制造用于電子束曝光的掩模的腐蝕工藝中，用于制造掩模的晶片的腐蝕率在整個晶片上基本一致。結果，可以大大提高形成在用于電子束曝光的掩模中的掩模圖形的尺寸精度。
而且，由于每個掩模圖形區域具有相同尺寸，穿過用于電子束曝光的掩模的電荷量基本不變，并且與電子束穿過的掩模圖形區域無關。因此，電子束模糊的程度和投影或照射到半導體晶片上的電子束的聚焦位置不會根據電子束穿過的掩模圖形區域而改變。結果，可以精確地用有預定圖形的電子束對半導體晶片上的抗蝕劑膜曝光，由此在半導體晶片上精確地形成預定抗蝕劑膜圖形。
通過在用于電子束曝光的掩模中設置每個掩模圖形區域，使每個掩模圖形區域的中心與柵框區域之間的區域的中心重合，可以使整個用于電子束曝光的掩模上的應力均勻。由此，可以減小用于電子束曝光的掩模的撓曲或應變，并進一步提高掩模的尺寸精度。
在柵框區域的寬度被放大以使掩模圖形區域靠近柵框區域的情況下，用于電子束曝光的掩模的導熱率和機械強度相對較大。當導熱率增加時，可以抑制由熱引起的掩模圖形的尺寸變化。而且，由于增加了機械強度，所以減小了掩模的撓曲或應變。
確定掩模圖形區域之間的間隔，以便當電子束照射到掩模上使掩模上的電子束照射區域的中心與掩模圖形區域的中心重合時，電子束照射區域不與其它掩模圖形區域重疊。因此，當電子束照射到包括掩模圖形區域的區域上時，可以防止電子束照射到不希望的掩模圖形區域上。
通過將電子束照射到掩模上，使掩模上的電子束照射區域的中心與掩模圖形區域的中心重合，掩模圖形區域上的電子束的強度分布變得均勻。因此，可以抑制照射到半導體晶片上的電子束的束模糊，并提高形成在半導體晶片上的抗蝕劑膜圖形的尺寸精度。
在前面的描述中，已經參照特殊實施例介紹了本發明。但是，很顯然本領域的普通技術人員之一可以在不脫離由下面所附權利要求書限定的本發明的范圍的情況下做出各種改進和改變。相應地，文字說明和附圖只是示意性的而不是限制性的，所有這些改進都應該被包含在本發明的范圍內。因此，本發明包括在所附權利要求書范圍內的所有改變和改進。
權利要求
1.一種用于電子束曝光的掩模，該掩模用在通過電子束投影光刻系統用預定的芯片圖形對晶片曝光的工藝中，所述掩模包括柵框區域；多個薄膜區域，被所述柵框區域圍繞并具有比所述柵框區域厚的厚度；和多個掩模圖形區域，每個掩模圖形區域形成在所述薄膜區域的相應一個內，每個所述掩模圖形區域具有對應子域的圖形的掩模圖形，子域是通過將所述芯片圖形分割成形狀和尺寸基本上相同的多個區域得到的。
2.根據權利要求1的用于電子束曝光的掩模，其中每個所述掩模圖形區域比在電子束照射到所述用于電子束曝光的掩模上時在所述用于電子束曝光的掩模上被電子束所照射的區域小。
3.根據權利要求1的用于電子束曝光的掩模，其中當電子束照射到所述用于電子束曝光的掩模上，使被電子束照射的區域的中心與各所述掩模圖形區域的中心重合時，每個所述掩模圖形區域被包含在被電子束照射的所述區域內。
4.根據權利要求3的用于電子束曝光的掩模，其中當電子束照射到所述用于電子束曝光的掩模上使被電子束照射的區域的中心與每個所述掩模圖形區域的中心重合時，每個所述掩模圖形區域內的所述電子束的強度分布基本上是均勻的。
5.根據權利要求1的用于電子束曝光的掩模，其中每個所述掩模圖形區域的中心基本上位于被所述柵框區域圍繞的每個所述薄膜區域的中心。
6.根據權利要求1的用于電子束曝光的掩模，其中非構圖區域存在于每個所述掩模圖形區域周圍和所述薄膜區域的對應一個內。
7.根據權利要求1的用于電子束曝光的掩模，其中每個所述掩模圖形區域靠近所述柵框區域。
8.根據權利要求1的用于電子束曝光的掩模，其中確定所述掩模圖形區域之間的間隔，以便當電子束照射到所述用于電子束曝光的掩模上，使被電子束照射的區域的中心與每個所述掩模圖形區域的中心重合時，掩模圖形區域上被電子束照射的區域不與其它掩模圖形區域疊加。
9.一種使用電子束投影光刻系統制造半導體器件的方法，所述方法包括利用用于電子束曝光的掩模以預定的芯片圖形對晶片曝光，該掩模包括柵框區域；多個薄膜區域，其被所述柵框區域圍繞，并具有比所述柵框區域厚的厚度；和多個掩模圖形區域，每個掩模圖形區域形成在所述薄膜區域的相應一個內，每個所述掩模圖形區域具有對應子域的圖形的掩模圖形，子域是通過將所述芯片圖形分割成形狀和尺寸基本上相同的多個區域得到的；其中通過對每個所述掩模圖形區域進行將電子束照射到所述用于電子束曝光的掩模上的步驟，使被電子束照射的區域的中心與各所述掩模圖形區域的中心重合，按預定的芯片圖形曝光所述晶片。
10.根據權利要求9的制造半導體器件的方法，其中每個所述掩模圖形區域比所述用于電子束曝光的掩模上被電子束照射的所述區域小。
11.根據權利要求9的制造半導體器件的方法，其中當電子束照射到所述用于電子束曝光的掩模上，使被電子束照射的區域的中心與各所述掩模圖形區域的中心重合時，各所述掩模圖形區域被包含在被電子束照射的所述區域內。
12.根據權利要求9的制造半導體器件的方法，其中每個所述掩模圖形區域的中心基本上位于被所述柵框區域圍繞的每個所述薄膜區域的中心。
13.根據權利要求9的制造半導體器件的方法，其中非構圖區域存在于每個所述掩模圖形區域周圍和所述薄膜區域的對應一個內。
14.根據權利要求9的制造半導體器件的方法，其中每個所述掩模圖形區域靠近所述柵框區域。
15.根據權利要求9的制造半導體器件的方法，其中確定所述掩模圖形區域之間的間隔，以便當電子束照射到用于電子束曝光的掩模上，使被電子束照射的區域的中心與每個所述掩模圖形區域的中心重合時，掩模圖形區域上被電子束照射的區域不與其它掩模圖形區域重疊。
全文摘要
一種用于電子束曝光的掩模,用在由EB投影光刻系統中。該掩模包括:柵框區域;多個薄膜區域,被柵框區域圍繞并具有比柵框區域厚的厚度;多個掩模圖形區域,每個掩模圖形區域形成在所述薄膜區域的相應一個內。每個掩模圖形區域具有對應于子域圖形的掩模圖形。通過對每個所述掩模圖形區域將電子束照射到所述掩模上,使被電子束照射的區域的中心與各所述掩模圖形區域的中心重合,按預定的芯片圖形曝光晶片。
文檔編號G03F1/20GK1275797SQ0010932
公開日2000年12月6日 申請日期2000年5月26日 優先權日1999年5月28日
發明者宮坂滿美 申請人:日本電氣株式會社