一種基于雙核心控制模塊的電子技術實驗裝置的制造方法
【專利摘要】本實用新型公開了一種基于雙核心控制模塊的電子技術實驗裝置，包括雙核心控制模塊電路板和多個子模塊電路板；雙核心控制模塊電路板上設置有FPGA、單片機和主模塊管腳插座；單片機通過SPI串行通信接口與FPGA實現數據通信；所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接。本實用新型具有能同時滿足《數字電子技術基礎》、《單片機》和《EDA技術》三門課程實驗需求，并且實驗裝置整體硬件設計簡單，成本低廉的基于雙核心控制模塊的優點。
【專利說明】
一種基于雙核心控制模塊的電子技術實驗裝置
技術領域
[0001]本實用新型涉及一種電子技術實驗裝置，具體是一種具有雙控制核心，適用于多門電子技術課程實驗教學的試驗裝置，屬于實驗裝置與設備設計技術領域。
【背景技術】
[0002]電子信息類專業的教學中，無論本科、專科甚至是中專，均開設了《數字電子技術基礎》、《單片機》和《EDA技術》(或者《FPGA應用開發技術》)三門課程，三門課程均需要配備專門的實驗室和試驗設備。例如《數字電子技術基礎》課程的實驗臺上所設置的主要器件有可通過插裝連入電路的74系列數字集成電路以及各種外圍子模塊，外圍子模塊具體包括:輸入設備(撥碼開關和獨立按鍵)、顯示設備(數碼管、液晶顯示器、點陣顯示器)AD轉換模塊。
[0003]單片機的實驗臺通常設置單片機核心、程序燒寫接口以及與數字電路實驗箱相似的各種外圍器件模塊，并配備一臺計算機。
[0004]EDA實驗室配備的實驗設備則也是配備與前兩門課程類似的各種外圍模塊以及FPGA控制器、相應的數據配置芯片(此類芯片價格昂貴)、JTAG下載接□和一臺計算機。
[0005]上述三門課程使用的實驗設備存在以下明顯缺陷:(I)雖然各種外圍子模塊均大同小異，但是受限于所使用的核心控制器件不同(74A系列數字集成電路、單片機和FPGA)，必須使用三套不同的實驗裝置，并且通常占用三個實驗場地，浪費了教育資源。(2)常規的EDA技術實驗室配備的實驗裝置必須使用昂貴的數據配置芯片(在EDA技術的具體系統電路設計中為了保證系統穩定性，FPGA的配置數據通常保存在FPGA器件外的非易失存儲器，這種非易失存儲器我們稱為數據配置芯片)專用的數據配置芯片價格較高，這就使得EDA實驗臺造價較高。
【實用新型內容】
[0006]針對現有技術存在的上述不足，本實用新型的目的是:怎樣提供一種能同時滿足《數字電子技術基礎》、《單片機》和《EDA技術》三門課程實驗需求，并且用單片機取代專用配置器件為FPGA進行數據配置，使得實驗裝置整體硬件設計簡單，成本低廉的基于雙核心控制模塊的電子技術實驗臺。
[0007]為了實現上述目的，本實用新型采用了以下的技術方案。
[0008]—種基于雙核心控制模塊的電子技術實驗裝置，其特征在于:包括雙核心控制模塊電路板和多個子模塊電路板；
[0009]所述雙核心控制模塊電路板上設置有FPGA、單片機和主模塊管腳插座；
[0010]所述主模塊管腳插座內設置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導體制作而成；
[0011 ]所述單片機通過SPI串行通信接口與FPGA實現數據通信；
[0012]所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接；
[0013]所述FPGA具有數據配置接口，所述FPGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態腳nSTATU、第二配置狀態腳⑶NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK;所述配置復位腳nCONFI與單片機的第一輸入輸出口相連接；所述第一配置狀態腳nSTATU與單片機的第二輸入輸出口相連接;所述第二配置狀態腳C0NF_D0N與單片機的第三輸入輸出口相連接;所述配置數據傳輸腳DATA與單片機的第四輸入輸出口相連接;所述配置時鐘腳CLK與單片機的第五輸入輸出口相連接；
[0014]所述單片機的其余輸入輸出口和所述FPGA的各個輸入輸出口均與主模塊管腳插座內的各個管腳插針一一對應相連接；
[0015]所述子模塊電路板上設置有子模塊電路和子模塊管腳插座，所述子模塊管腳插座內設置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，所述管腳插針由電的良導體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內的各個管腳插針一一對應相連接。
[0016]進一步的，所述多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關子模塊電路板、液晶屏子模塊電路板、段碼數碼管顯示子模塊電路板、AD轉換子模塊電路板和DA轉換子模塊電路板。
[0017]相比現有技術，本實用新型具有如下優點:
[0018]本實用新型中，(I)將單片機、FPGA整合在雙核心控制模塊上，核心器件通過管腳插座與外圍子模塊可以實現可拆卸連接，并且單片機通過SPI串行通信接口與FPGA實現數據通信，因此實驗裝置不但可以分別完成單片機和Η)Α實驗，還可驗證單片機與FPGA混合使用的技術方案。此外因為FPGA內包含大量數字邏輯資源，通過原理圖設計方式可以調用大量的74系列數字集成電路原理圖模塊，這些74系列數字集成電路原理圖模塊涵蓋了《數字電子技術》課程中所涉及的多數集成電路，因此本實驗裝置還可以用于《數字電子技術》實驗教學，并且不必反復插拔芯片。
[0019](2)本實用新型采用單片機取代專用配置器件實現對FPGA的數據配置，因此具有能夠簡化系統硬件設計并且降低成本的優點;本實用新型中單片機的使用既替代了昂貴的FPGA配置器件，又滿足了《單片機》課程實驗需求。
【附圖說明】
[0020]圖1為本實用新型的結構圖；
【具體實施方式】
[0021]下面結合附圖和【具體實施方式】對本實用新型作進一步詳細說明。
[0022]如圖1所示，本實用新型一種基于雙核心控制模塊的電子技術實驗裝置是一個實驗套件，由若干塊實驗電路板組成。
[0023]具體包括一塊雙核心控制模塊電路板和多個子模塊電路板；
[0024](一)雙核心控制模塊電路板
[0025]雙核心控制模塊電路板上設置有FPGA、單片機和主模塊管腳插座；
[0026]主模塊管腳插座內設置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導體制作而成。
[0027]當然電路板上還設置有兩大控制核心各自的時鐘、復位電路等外圍電路，以下具體描述單片機和FPGA之間的電連接關系:
[0028]1、為了實現FPGA數據配置的電連接。
[0029]具體的FPGA具有數據配置接口，FPGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態腳nSTATU、第二配置狀態腳C0NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK;
[0030]配置復位腳nCONFI與單片機的第一輸入輸出口相連接；
[0031 ]第一配置狀態腳nSTATU與單片機的第二輸入輸出口相連接；
[0032]第二配置狀態腳⑶NF_D0N與單片機的第三輸入輸出口相連接;所述數據傳輸腳DATA與單片機的第四輸入輸出口相連接；
[0033]配置時鐘腳CLK與單片機的第五輸入輸出口相連接；
[0034]單片機還通過SPI串行通信接口與FPGA實現數據通信。
[0035]也即是FPGA的數據配置接口的各個配置引腳分別與單片機的一個輸入輸出口對應相連接。單片機是這樣實現對FPGA進行配置的:利用單片機的程序存儲區來存放FPGA配置數據.上電后由單片機控制實現對FPGA器件的數據配置，也即是采用被動配置模式，并且配置數據采用串行方式傳送給FPGA，配置過程可以歸納為:(I)由單片機的第一輸入輸出口向FPGA的配置復位腳nCONFI發送復位信號(復位信號為一個低電平和一個緊跟的高電平)進行配置復位。(2)檢測配置復位是否成功，如果單片機通過其第二輸入輸出口檢測到FPGA的第一配置狀態腳nSTATU由原本低電平變換為高電平則說明配置復位成功，否則配置復位不失敗，繼續發送配置復位信號。(3)配置復位成功后單片機通過FPGA的配置數據傳輸腳DATA和配置時鐘腳CLK進行串行數據傳輸，將存儲在單片機中的配置數據傳送給FPGA，在這一過程中FPGA的配置數據傳輸腳DATA負責接收配置數據，配置時鐘腳CLK負責接收移位時鐘，配置時鐘腳CLK上沒出現一個上升沿，配置數據傳輸腳DATA接收一位配置數據直至配置數據傳輸完成。(4)檢測配置是否完成。單片機檢測FPGA的第二配置狀態腳C0NF_D0N上的電平是否變高，若未變高，說明配置失敗，應該重新啟動配置過程。
[0036]2、為了實現FPGA與單片機之間數據傳輸的電連接。
[0037]所述單片機還通過SPI串行通信接口與FPGA實現數據通信。
[0038]單片機的四個輸入輸出口與FPGA芯片的四個普通數據輸入輸出口分別對應相連接，由單片機產生SPI工作時序實現單片機與FPGA芯片之間的SPI通信接口，從而完成兩者之間數據的傳輸。
[0039]工作原理是:單片機產生SPI工作時序實現單片機與CPLD芯片之間的SPI通信接口，這種通信方式至少具有根4線(只需要單向通信時3根線也可實現)，具體的分別是:(1)、從設備數據輸入線SDI，也是主設備數據輸出線；(2)、從設備數據輸出線SD0，也是主設備數據輸入線；(3)、時鐘信號線SCLK，時鐘信號由主設備產生；(4)、從設備使能信號線CS。
[0040]主設備和從設備之間進行同步串行數據傳輸，在主設備的移位脈沖下，數據按位傳輸，高位在前，地位在后，為全雙工通信，簡單高效。
[0041]此外，關于工作時鐘可采用如下方案解決:利用外部時鐘電路為FPGA芯片提供工作時鐘，FPGA芯片內部工作時鐘信號經過FPGA內部分頻模塊分頻后提供給單片機作為工作時鐘使用，這樣就可以進一步簡化電路設計。
[0042]本實用新型中，單片機和FPGA采用常規芯片即可(多數FPGA芯片都被動串行配置模式)。
[0043]所述單片機的其余輸入輸出口(除去用于與單片機連接實現SPI數據通信和數據配置后的輸入輸出口)和FPGA的各個輸入輸出口(也即是數據1而非用于數據配置的各個管腳)均與主模塊管腳插座內的各個管腳插針一一對應相連接。
[0044](二)多個子模塊電路板
[0045]子模塊電路板上設置有子模塊電路和子模塊管腳插座，子模塊管腳插座內設置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，管腳插針由電的良導體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內的各個管腳插針一一對應相連接。
[0046]多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關子模塊電路板、液晶屏子模塊電路板、段碼數碼管顯示子模塊電路板、AD轉換子模塊電路板和DA轉換子模塊電路板，其余常用子模塊還有很多，這里不意義列舉。上述子模塊電路板上設置的相應電路采用常規設計即可，其電路結構不屬于本實用新型改進，因此不再贅述。
[0047]本實用新型的使用方法是:根據實驗需求，使用插接導線將相關子模塊的數據輸入輸出口與相應的雙核心控制模塊電路板上主模塊管腳插座內的插針相連接，接通電路。
[0048]例如完成單片機實驗的流水燈實驗時，選用LED燈子模塊(配置數個LED燈及其相應外圍電路)，用插接導線將LED燈的輸入端與單片機的輸入輸出口連通，通過程序燒寫接口向單片機寫入程序，其余操作與普通單片機實驗臺無異。
[0049]完成數字電路實驗時，按照前述方法選用子模塊，進行電路連接，在計算機中借用FPGA開發工具(例如Quartus 2)原理圖輸入方式，選取所需的數字集成電路模塊，在開發工具中完成電路連接，通過JTAG下載接口下載配置數據(或者使用單片機進行配置，具體過程見前述)，觀察試驗現象。
[0050]完成EDA實驗時與完成數字電路實驗類似，但是主要選用代碼輸入方式進行設計，并且可以進行仿真檢查設計錯誤。
[0051]最后說明的是，以上實施例僅用以說明本實用新型的技術方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或者等同替換，而不脫離本實用新型技術方案的宗旨和范圍，其均應涵蓋在本實用新型的權利要求范圍當中。
【主權項】
1.一種基于雙核心控制模塊的電子技術實驗裝置，其特征在于:包括雙核心控制模塊電路板和多個子模塊電路板； 所述雙核心控制模塊電路板上設置有FPGA、單片機和主模塊管腳插座； 所述主模塊管腳插座內設置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導體制作而成； 所述單片機通過SPI串行通信接口與FPGA實現數據通信； 所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接； 所述FPGA具有數據配置接口，所述FPGA的數據配置接口包括:配置復位腳nCONF1、第一配置狀態腳nSTATU、第二配置狀態腳⑶NF_D0N、配置數據傳輸腳DATA和配置時鐘腳CLK;所述配置復位腳nCONFI與單片機的第一輸入輸出口相連接;所述第一配置狀態腳nSTATU與單片機的第二輸入輸出口相連接;所述第二配置狀態腳C0NF_D0N與單片機的第三輸入輸出口相連接;所述配置數據傳輸腳DATA與單片機的第四輸入輸出口相連接;所述配置時鐘腳CLK與單片機的第五輸入輸出口相連接； 所述單片機的其余輸入輸出口和所述FPGA的各個輸入輸出口均與主模塊管腳插座內的各個管腳插針 對應相連接； 所述子模塊電路板上設置有子模塊電路和子模塊管腳插座，所述子模塊管腳插座內設置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，所述管腳插針由電的良導體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內的各個管腳插針一一對應相連接。2.根據權利要求1所述的一種基于雙核心控制模塊的電子技術實驗裝置，其特征在于，所述多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關子模塊電路板、液晶屏子模塊電路板、段碼數碼管顯示子模塊電路板、AD轉換子模塊電路板和DA轉換子模塊電路板。
【文檔編號】G09B23/18GK205487031SQ201521050021
【公開日】2016年8月17日
【申請日】2015年12月10日
【發明人】熊偉
【申請人】重慶電子工程職業學院