移位寄存器及其驅動方法、柵極驅動裝置以及顯示裝置的制造方法
【專利摘要】本發明的實施例公開了移位寄存器。移位寄存器包括輸入模塊、輸出模塊、第一復位模塊、第二復位模塊、上拉控制模塊和下拉控制模塊。輸入模塊可根據輸入信號端的輸入信號，控制第一節點的電壓。輸出模塊可根據第一節點的電壓，控制信號輸出端的輸出信號。第一復位模塊可根據來自復位信號端的復位信號，對第一節點的電壓進行復位。第二復位模塊可根據來自第二時鐘信號端的時鐘信號或第二節點的電壓，對輸出信號進行復位。上拉控制模塊可根據第二節點的電壓，控制第一節點的電壓。下拉控制模塊可根據第一節點的電壓，控制第二節點的電壓，以及響應于第一節點的電壓為非有效電壓，控制第二節點的電壓為有效電壓。
【專利說明】
移位寄存器及其驅動方法、柵極驅動裝置以及顯示裝置
技術領域
[0001]本發明涉及顯示技術領域，具體地，涉及移位寄存器及其驅動方法、柵極驅動裝置、陣列基板以及顯示裝置。
【背景技術】
[0002]液晶顯示器(Liquid Crystal Display，簡稱LCD)具有低福射、體積小及低耗能等優點，被廣泛地應用在筆記本電腦、平面電視或移動電話等電子產品中。液晶顯示器由呈矩陣形式排列的像素單元構成。當液晶顯示器進行顯示時，數據驅動電路可以將輸入的顯示數據及時鐘信號按定時鎖存，并轉換成模擬信號后輸入到液晶面板的數據線。柵極驅動電路可將輸入的時鐘信號通過移位寄存器轉換成控制像素單元的開啟/關斷的電壓，并逐行施加到液晶顯示器的柵極線上。
[0003]為了降低液晶顯示器的生產成本，現有的柵極驅動電路通常采用陣列基板行驅動(Gate Driver on Array，簡稱GOA)技術而將薄膜晶體管(TFT)的柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動。這種利用GOA技術而集成在陣列基板上的柵極驅動電路也稱為GOA電路或移位寄存器電路。采用GOA電路的顯示裝置由于省去了綁定驅動電路的部分，因此，可以從材料成本和制作工藝兩方面降低成本。
[0004]然而，GOA技術存在固有的使用壽命及輸出穩定性等方面的問題。在設計產品的GOA設計中，如何使用較少的電路元件來實現移位寄存器功能、并且減小輸出端噪聲以保持柵極驅動電路長期穩定工作，是GOA設計的關鍵問題。
【發明內容】
[0005]本發明的實施例提供了一種移位寄存器及其驅動方法、柵極驅動裝置、基板以及顯示裝置，其能夠降低移位寄存器的輸出端的噪聲，提高工作的穩定性。
[0006]根據本發明的一個方面，提供了一種移位寄存器，其包括輸入模塊、輸出模塊、第一復位模塊、第二復位模塊、上拉控制模塊以及下拉控制模塊。輸入模塊與信號輸入端、第一電壓信號端和第一節點耦接，并被配置為根據來自信號輸入端的輸入信號，將來自第一電壓信號端的第一電壓信號提供給第一節點。輸出模塊與第一時鐘信號端、信號輸出端和第一節點耦接，并被配置為根據第一節點的電壓，將來自第一時鐘信號端的第一時鐘信號提供給信號輸出端，作為輸出信號。第一復位模塊與復位信號端、第二電壓信號端和第一節點耦接，并被配置為根據來自復位信號端的復位信號，將來自第二電壓信號端的第二電壓信號提供給第一節點，以對第一節點的電壓進行復位。第二復位模塊與第二時鐘信號端、第三電壓信號端、第二節點和信號輸出端耦接，并被配置為根據來自第二時鐘信號端的第二時鐘信號或第二節點的電壓，將來自第三電壓信號端的第三電壓信號提供至信號輸出端，以對輸出信號進行復位。上拉控制模塊與第三電壓信號端、第一節點和第二節點耦接，并被配置為根據第二節點的電壓，控制第一節點的電壓。下拉控制模塊與第二時鐘信號端、第一節點、第二節點和第三電壓信號端耦接，并被配置為根據第一節點的電壓，控制第二節點的電壓，以及響應于第一節點的電壓為非有效電壓，控制第二節點的電壓為有效電壓。
[0007]在本發明的實施例中，輸入模塊可包括第一晶體管，其控制極與信號輸入端耦接，第一極與第一電壓信號端耦接，第二極與第一節點耦接。
[0008]在本發明的實施例中，輸出模塊可包括第三晶體管和第一電容器。第三晶體管的控制極與第一節點耦接，第一極與第一時鐘信號端耦接，第二極與信號輸出端耦接。第一電容器被耦接在第一節點和信號輸出端之間。
[0009]在本發明的實施例中，第一復位模塊可包括第二晶體管，其控制極與復位信號端耦接，第一極與第二電壓信號端耦接，第二極與第一節點耦接。
[0010]在本發明的實施例中，第二復位模塊可包括第四晶體管和第五晶體管。第四晶體管的控制極與第二時鐘信號端耦接，第一極與第三電壓信號端耦接，第二極與信號輸出端耦接。第五晶體管的控制極與第二節點耦接，第一極與第三電壓信號端耦接，第二極與信號輸出禹接。
[0011]在本發明的實施例中，上拉控制模塊可包括第七晶體管，其控制極與第二節點耦接，第一極與第三電壓信號端耦接，第二極與第一節點耦接。
[0012]在本發明的實施例中，下拉控制模塊可包括第六晶體管、第八晶體管和第二電容器。第六晶體管的控制極與第一節點耦接，第一極與第三電壓信號端耦接，第二極與第二節點耦接。第八晶體管的控制極和第一極與第二時鐘信號端耦接，第二極與第二節點耦接。第二電容器被耦接在第二節點和第三電壓信號端之間。
[0013]在本發明的實施例中，晶體管可以是N型晶體管或P型晶體管。
[0014]在本發明的實施例中，第一時鐘信號與第二時鐘信號具有相反的相位。
[0015]根據本發明的另一方面，提供了一種用于驅動上述移位寄存器的方法。在該方法中，第一電壓信號端輸出高電平的第一電壓信號，第二電壓信號端輸出低電平的第二電壓信號，第三電壓信號端輸出低電平的第三電壓信號。在第一時間段，向信號輸入端提供高電平的輸入信號，向第一時鐘信號端提供低電平的第一時鐘信號，使得第一節點的電壓達到高電平，第二節點的電壓為低電平，信號輸出端輸出低電平的輸出信號。在第二時間段，向所述第一時鐘信號端提供高電平的第一時鐘信號，第一節點的電壓進一步升高，第二節點的電壓保持在低電平，使得信號輸出端輸出高電平的輸出信號。在第三時間段，向復位信號端提供高電平的復位信號，向第二時鐘信號端提供高電平的第二時鐘信號，使得第一節點的電壓復位至低電平，第二節點的電壓變為高電平，信號輸出端輸出低電平的輸出信號。在第四時間段，控制第二節點的電壓保持在高電平，使得第一節點的電壓保持在低電平，輸出信號保持在低電平。在第五時間段，向第二時鐘信號端提供高電平的第二時鐘信號，第二節點的電壓保持在高電平，使得第一節點的電壓保持在低電平，輸出信號保持在低電平。
[0016]在本發明的實施例中，第一電壓信號端輸出低電平的第二電壓信號，第二電壓信號端輸出高電平的第一電壓信號。此外，向信號輸入端提供復位信號，向復位信號端提供輸入信號。
[0017]根據本發明的另一方面，提供了一種柵極驅動裝置。該柵極驅動裝置包括多個級聯的移位寄存器，其中每級移位寄存器可以是如上所述的移位寄存器。在該柵極驅動裝置中，各級移位寄存器的信號輸出端與下一級移位寄存器的信號輸入端耦接，各級移位寄存器的復位信號端與下一級移位寄存器的信號輸出端耦接。
[0018]在本發明的實施例中，相鄰兩級移位寄存器的第一時鐘信號端的時鐘信號具有相反的相位，第二時鐘信號端的時鐘信號具有相反的相位。
[0019]根據本發明的另一方面，提供了一種陣列基板，其包括如上所述的柵極驅動裝置。
[0020]根據本發明的另一方面，提供了一種顯示裝置，其包括如上所述的陣列基板。
[0021]根據本發明的實施例的移位寄存器能夠僅采用較少的元件，減小信號輸出端噪聲，以保護柵極驅動電路長期穩定工作。
【附圖說明】
[0022]為了更清楚地說明本發明的技術方案，下面將對實施例的附圖進行簡單說明。應當知道，以下描述的附圖僅僅是本發明的一些實施例，而非對本發明的限制，其中:
[0023]圖1是根據本發明的實施例的移位寄存器的示意性框圖；
[0024]圖2是根據本發明的實施例的移位寄存器的示例性電路圖；
[0025]圖3是如圖2所示的移位寄存器的各信號的時序圖；
[0026]圖4是如圖2所不的移位寄存器在用于反向掃描時的不意圖；
[0027]圖5是根據本發明的實施例的驅動移位寄存器的方法的示意性流程圖；
[0028]圖6是根據本發明的實施例的柵極驅動裝置的示例性結構圖。
【具體實施方式】
[0029]為了使本發明的實施例的目的、技術方案和優點更加清楚，下面將結合附圖，對本發明的實施例的技術方案進行清楚、完整的描述。顯然，所描述的實施例僅僅是本發明的一部分實施例，而并非全部的實施例。基于所描述的實施例，本領域的普通技術人員在無需創造性勞動的前提下所獲得的所有其它實施例，也都屬于本發明的范圍。
[0030]在下文中，除非特別說明，表述“元件A耦接到元件B”意為元件A“直接”或通過一個或多個其它元件“間接”連接到元件B。
[0031]圖1示出了根據本發明的實施例的移位寄存器100的示意性框圖。如圖1所示，移位寄存器100可包括輸入模塊110、輸出模塊120、第一復位模塊130、第二復位模塊140、上拉控制模塊150以及下拉控制模塊160。
[0032]輸入模塊110可與第一電壓信號端VDD，信號輸入端IN和第一節點PU耦接。輸入模塊110可在來自信號輸入端IN的輸入信號INPUT的控制下，將來自第一電壓信號端VDD的第一電壓信號Vdd提供至第一節點PU(也可稱為“上拉節點”)。
[0033]輸出模塊120可與第一節點PU、第一時鐘信號端CLK和信號輸出端OUT耦接。輸出模塊120可在第一節點PU的電壓的控制下，控制信號輸出端OUT的輸出信號OUTPUT O具體地，當第一節點PU的電壓是有效電壓時，輸出模塊120可將第一時鐘信號CLKl提供至信號輸出端OUTo
[0034]第一復位模塊130可與第一節點PU、第二電壓信號端VSS和復位信號端RST耦接。第一復位模塊130可在來自復位信號端RST的復位信號RESET的控制下，將來自第二電壓信號端VSS的第二電壓信號Vss提供至第一節點PU，以對第一節點PU的電壓進行復位。
[0035]第二復位模塊140可與第二時鐘信號端CLKB、第三電壓信號端VGL、第二節點H)(也可稱為“下拉節點”)和信號輸出端OUT耦接。第二復位模塊140可在第二節點PD的電壓或來自第二時鐘信號端CLKB的第二時鐘信號CLK2的控制下，將來自第三電壓信號端VGL的第三電壓信號Vgl提供至信號輸出端OUT，以對輸出信號OUTPUT進行復位。
[0036]上拉控制模塊150可與第一節點PU、第二節點H)和第三電壓信號端VGL耦接。上拉控制模塊150可在第二節點PD的電壓的控制下，將第三電壓信號Vgl提供至第一節點PU。具體地，當第二節點PD的電壓是有效電壓時，上拉控制模塊150將第三電壓信號Vgl提供至第一節點HJ，第一節點PU的電壓與第三電壓信號Vgl的電壓相同。
[0037]下拉控制模塊160可與第一節點PU、第二節點H)、第二時鐘信號端CLKB和第三電壓信號端VGL耦接。下拉控制模塊160可在第一節點PU的電壓的控制下，控制第二節點PD的電壓。具體地，在第一節點PU的電壓為有效電壓時，將第三電壓信號Vgi提供至第二節點ro，第二節點F1D的電壓與第三電壓信號Vgl的電壓相同。另外，下拉控制模塊160還可在第一節點HJ的電壓為非有效電壓時，控制第二節點ro的電壓為有效電壓。
[0038]在本發明的實施例中，非有效電壓是指禁用輸出模塊120的電壓。在非有效電壓的情況下，輸出模塊120不工作，不能將第一時鐘信號提供給信號輸出端OUT。相應地，有效電壓是指啟用輸出模塊120的電壓。在有效電壓的情況下，輸出模塊120工作，以將第一時鐘信號提供給信號輸出端OUT。
[0039]在本發明的實施例中，第一電壓信號Vdd是移位寄存器100的工作電壓，其是高電平信號，第二電壓信號Vss是低電平信號，第三電壓信號Vgl也是低電平信號，但第二電壓信號端VSS和第三電壓信號端VGL之間不相連。
[0040]在本發明的實施例中，第一時鐘信號CLKl與第二時鐘信號CLK2具有相同的信號周期和相反的相位。
[0041]圖2示出了圖1所示的移位寄存器100的示例性電路圖。在實施例中，所采用的晶體管可以是N型晶體管或者P型晶體管。具體地，晶體管可以是N型或P型場效應晶體管(MOSFET)，或者N型或P型雙極性晶體管(BJT)。在本發明的實施例中，晶體管的柵極被稱為控制極。由于晶體管的源極和漏極是對稱的，因此對源極和漏極不做區分，即晶體管的源極為第一極(或第二極)，漏極為第二極(或第一極)。進一步，可以采用具有選通信號輸入的任何受控開關器件來實現晶體管的功能，將用于接收控制信號(例如用于開啟和關斷受控開關器件)的開關器件的受控中間端稱為控制極，另外兩端分別為第一極和第二極。以下，以N型晶體管為例進行詳細的描述。
[0042]如圖2所不，輸入模塊110可包括第一晶體管Ml。第一晶體管Ml的控制極與信號輸入端IN親接，第一極與第一電壓信號端VDD耦接，第二極與第一節點PU耦接。
[0043]輸出模塊120可包括第三晶體管M3和第一電容器Cl。第三晶體管M3的控制極與第一節點HJ耦接，第一極與第一時鐘信號端CLK耦接，第二極與信號輸出端OUT耦接。第一電容器Cl的一端與第一節點HJ耦接，另一端與信號輸出端耦接。
[0044]第一復位模塊130可包括第二晶體管M2。第二晶體管M2的控制極與復位信號端RST耦接，第一極與第二電壓信號端VSS耦接，第二極與第一節點PU耦接。
[0045 ]第二復位模塊140可包括第四晶體管M4和第五晶體管M5。第四晶體管M4的控制極與第二時鐘信號端CLKB耦接，第一極與第三電壓信號端VGL耦接，第二極與信號輸出端OUT耦接。第五晶體管M5的控制極與第二節點H)耦接，第一極與第三電壓信號端VGL耦接，第二極與信號輸出端OUT耦接。
[0046]上拉控制模塊150可包括第七晶體管M7。第七晶體管M7的控制極與第二節點PD耦接，第一極與第三電壓信號端VGL耦接，第二極與第一節點PU耦接。
[0047]下拉控制模塊160可包括第六晶體管M6、第八晶體管M8和第二電容器C2。第六晶體管M6的控制極與第一節點PU耦接，第一極與第三電壓信號端VGL耦接，第二極與第二節點H)耦接。第八晶體管M8的控制極和第一極與第二時鐘信號端CLKB耦接，第二極與第二節點PD耦接。第二電容器C2的一端與第二節點H)耦接，另一端與第三電壓信號端VGL耦接。
[0048]下面結合圖3所示的時序圖，對如圖2所示的移位寄存器100在正向掃描時的工作過程進行詳細描述。在以下的描述中，第一電壓信號Vdd是用作工作電壓的高電平信號，第二電壓信號VSS是低電平信號，第三電壓信號VGL也是低電平信號。
[0049]在第一時間段(Tl)，第一時鐘信號CLKl是低電平，第二時鐘信號CLK2是高電平，輸入信號INPUT是高電平，復位信號RESET是低電平。在Tl期間，第一晶體管Ml導通，輸入信號INPUT對第一電容器Cl充電，第一節點PU的電壓上升到高電平。此外，第三晶體管導通，使信號輸出端OUT輸出低電平的第一時鐘信號CLKl，作為輸出信號OUTPUT。第六晶體管M6導通，對第二電容器C2放電，從而使第二節點PD的電壓下降到低電平。第五晶體管M5和第七晶體管M7截止，保證了穩定的信號輸出。
[0050]在第二時間段(T2)，第一時鐘信號CLKl是高電平，第二時鐘信號CLK2是低電平，輸入信號INPUT是低電平，復位信號RESET是低電平。在T2期間，第一晶體管Ml截止，第一電容器Cl放電，第一節點PU的電壓由于自舉作用(bootstrapping)而被進一步上拉，第二節點F1D的電壓保持為低電平。由于第一節點PU的電壓在第一時間段的基礎上進一步升高，第三晶體管M3保持導通狀態。因此，信號輸出端OUT輸出高電平的第一時鐘信號CLKl，即信號輸出端輸出用于驅動柵線的輸出信號OUTPUT。另一方面，第六晶體管M6保持導通狀態，以使第五晶體管M5和第七晶體管M7保持截止。同時，第四晶體管M4截止，避免了信號輸出端輸出的高電平信號被下拉至低電平VGL，保證了信號輸出端的信號的穩定輸出。
[0051 ]在第三時間段(T3)，第一時鐘信號CLKl是低電平，第二時鐘信號CLK2是高電平，輸入信號INPUT是低電平，復位信號RESET是高電平。在T3期間，第二晶體管M2導通，使第一節點PU的電壓被復位到低電平，進而使第三晶體管M3截止。同時，第四晶體管M4導通，輸出信號端OUT輸出低電平的輸出信號OUTPUT。此外，第八晶體管M8導通，使第二節點PD的電壓上升為高電平，并對第二晶體管C2充電。因此，第五晶體管M5和第七晶體管M7導通，使第一節點HJ的電壓和信號輸出端OUT保持低電平。
[0052]在第四時間段(T4)，第一時鐘信號CLKl是高電平，第二時鐘信號CLK2是低電平，輸入信號INPUT是低電平，復位信號RESET是低電平。在T4期間，第二晶體管C2放電，以維持第二節點H)的電壓為高電平。因此，保證了第五晶體管M5和第七晶體管M7導通，使第一節點PU的電壓和信號輸出端OUT保持低電平，并且第六晶體管M6截止。因此，消除由第一時鐘信號C LKI產生的親合噪聲電壓，保證信號輸出的穩定性。
[0053]在第五時間段(T5)，第一時鐘信號CLKl是低電平，第二時鐘信號CLK2是高電平，輸入信號INPUT是低電平，復位信號RESET是低電平。在T5期間，第八晶體管M8導通，使第二節點H)的電壓保持為高電平，同時對第二晶體管C2充電。第五晶體管M5和第七晶體管M7導通，使第一節點HJ的電壓和輸出信號OUTPUT保持為低電平，從而保證信號輸出的穩定性。
[0054]在隨后的時間段，移位寄存器依次重復上述第四時間段(T4)和第五時間段(T5)的操作，使第一節點PU的電壓和信號輸出端的輸出信號保持為低電平，直到移位寄存器在信號輸入端IN接收到高電平的輸入信號INPUT。
[0055]從以上的描述可以看出，根據本發明實施例的移位寄存器在非輸出狀態期間(SP輸出信號端OUT不輸出高電平的驅動信號期間)將信號輸出端OUT和第一節點PU保持在低電平，從而對信號輸出端OUT和第一節點循環放噪，從而消除了輸出端噪聲，提高了工作穩定性，延長了使用壽命；同時，根據本發明實施例的移位寄存器中采用的晶體管較少，因而能夠實現已經顯示器的窄邊框設計。
[0056]圖4不出了圖1所不的移位寄存器100在用于反向掃描時的不意性電路圖。與圖2所示移位寄存器在正向掃描時的示意性電路圖類似，區別在于，圖4中移位寄存器的信號輸入端IN相當于圖2中移位寄存器的復位信號端RST，圖4中移位寄存器的復位信號端RST相當于圖2中移位寄存器的信號輸入端IN，圖4中移位寄存器的第一電壓信號端VDD相當于圖2中移位寄存器的第二電壓信號端VSS，圖4中移位寄存器的第二電壓信號端VSS相當于圖2中移位寄存器的第一電壓信號端VDD。
[0057 ]具體地，在反向掃描中，第二晶體管M2構成輸入模塊110。第二晶體管M2的控制極與信號輸入端IN親接，第一極與第一電壓信號端VDD耦接，第二極與第一節點PU耦接。
[0058]第一晶體管Ml構成第一復位模塊130。第一晶體管Ml的控制極與復位信號端RST耦接，第一極與第二電壓信號端VSS耦接，第二極與第一節點PU耦接。
[0059]此外，反向掃描中的輸出模塊120、第二復位模塊140、上拉控制模塊150以及下拉控制模塊160的配置與正向掃描相同，在此省略其說明。
[0060]本領域的技術人員可以理解的是，所公開的移位寄存器在反向掃描時的工作過程與其在正向掃描時類似。
[0061 ]具體地，在第一時間段(Tl)，第一時鐘信號CLKl是低電平，第二時鐘信號CLK2是高電平，輸入信號INPUT是高電平，復位信號RESET是低電平。在Tl期間，第二晶體管M2導通，輸入信號INPUT對第一電容器Cl充電，第一節點PU的電壓上升到高電平。此外，第三晶體管導通，使信號輸出端OUT輸出低電平的第一時鐘信號CLKI，作為輸出信號OUTPUT。第六晶體管M6導通，對第二電容器C2放電，從而使第二節點PD的電壓下降到低電平。第五晶體管M5和第七晶體管M7截止，保證了穩定的信號輸出。
[0062]在第二時間段(T2)，第一時鐘信號CLKl是高電平，第二時鐘信號CLK2是低電平，輸入信號INPUT是低電平，復位信號RESET是低電平。在T2期間，第二晶體管M2截止，第一電容器Cl放電，第一節點PU的電壓由于自舉作用(bootstrapping)而被進一步上拉，第二節點F1D的電壓保持為低電平。由于第一節點PU的電壓在第一時間段的基礎上進一步升高，第三晶體管M3保持導通狀態。因此，信號輸出端OUT輸出高電平的第一時鐘信號CLKl，即信號輸出端輸出用于驅動柵線的輸出信號OUTPUT。另一方面，第六晶體管M6保持導通狀態，以使第五晶體管M5和第七晶體管M7保持截止。同時，第四晶體管M4截止，避免了信號輸出端輸出的高電平信號被下拉至低電平VGL，保證了信號輸出端的信號的穩定輸出。
[0063]在第三時間段(T3)，第一時鐘信號CLKl是低電平，第二時鐘信號CLK2是高電平，輸入信號INPUT是低電平，復位信號RESET是高電平。在T3期間，第一晶體管Ml導通，使第一節點PU的電壓被復位到低電平，進而使第三晶體管M3截止。同時，第四晶體管M4導通，輸出信號端OUT輸出低電平的輸出信號OUTPUT。此外，第八晶體管M8導通，使第二節點PD的電壓上升為高電平，并對第二晶體管C2充電。因此，第五晶體管M5和第七晶體管M7導通，使第一節點HJ的電壓和信號輸出端OUT保持低電平。
[0064]此外，反向掃描時的第四時間段(T4)和第五時間段(T5)與圖3中正向掃描時的操作類似，在此省略其說明。
[0065]在本發明的實施例中，所公開的移位寄存器在反向掃描時也能夠在非輸出狀態期間，使第一節點HJ的電壓與信號輸出端OUT的電壓保持為低電平，從而消除噪聲。
[0066]圖5是根據本發明的實施例的驅動如圖1所示的移位寄存器100的方法的示意性流程圖。在本發明的實施例中，第一電壓信號Vdd是高電平信號，第二電壓信號Vss是低電平信號，第三電壓信號Vgl也是低電平信號。
[0067]在步驟S510，向信號輸入端提供高電平的輸入信號，向第一時鐘信號端提供低電平的第一時鐘信號，使得第一節點的電壓達到高電平，第二節點的電壓為低電平，信號輸出端輸出低電平的輸出信號。
[0068]在步驟S520，向第一時鐘信號端提供高電平的第一時鐘信號，第一節點的電壓進一步升高，第二節點的電壓保持在低電平，使得信號輸出端輸出高電平的輸出信號。
[0069]在步驟S530，向復位信號端提供高電平的復位信號，向第二時鐘信號端提供高電平的第二時鐘信號，使得第一節點的電壓復位至低電平，第二節點的電壓變為高電平，輸出信號輸出低電平的輸出信號；
[0070]在步驟S540，控制第二節點的電壓保持在高電平，使得第一節點的電壓保持在低電平，輸出信號保持在低電平；
[0071]在步驟S550，向第二時鐘信號提供高電平的第二時鐘信號，第二節點的電壓保持在高電平，使得第一節點的電壓保持在低電平，輸出信號保持在低電平。
[0072]以上所描述的為移位寄存器100在正向掃描時的驅動方法的示意性流程圖，本領域技術人員可以理解的是，移位寄存器100在反向掃描時的驅動方法的流程與上述流程類似。區別在于:向第一電壓信號端VDD提供相當于正向掃描時的低電平的第二電壓信號vss，向第二電壓信號端VSS提供相當于正向掃描時的高電平的第一電壓信號Vdd，以及向信號輸入端IN提供相當于正向掃描時的復位信號，向復位信號端RST提供相當于正向掃描時的輸入信號。在此省略其具體說明。
[0073]圖6示出根據本發明的實施例的柵極驅動裝置600的示意性結構圖。如圖6所示，柵極驅動裝置600可包括N+1個級聯的移位寄存器SR1、SR2、…、SRn、SR(n+l)，每級移位寄存器都可以采用上文中所描述的移位寄存器結構。
[0074]在柵極驅動裝置600中，每級移位寄存器的端口可包括:第一電壓信號端VDD、第二電壓信號端VSS、第三電壓信號端VGL、第一時鐘信號輸入端CLK，第二時鐘信號端CLKB、信號輸入端IN，復位信號端RST，以及信號輸出端OUT。
[0075]每一級移位寄存器SRn的信號輸出端OUT與下一級移位寄存器SR(n+l)的信號輸入端IN耦接，每一級移位寄存器SRn的復位信號端RST與下一級移位寄存器SR(n+l)的信號輸出端OUT耦接，第一級移位寄存器的信號輸入端INPUT輸入幀啟動信號STV ο例如，第一級移位寄存器SRl的復位信號端RST接收來自第二級移位寄存器SR2的信號輸出端OUT的輸出信號OUTPUT，作為第一級移位寄存器SRl的復位信號RESET。第二級移位寄存器SR2的信號輸入端IN接收來自第一級移位寄存器SRl的信號輸出端OUT的輸出信號OUTPUT，作為第二級移位寄存器SRl的輸入信號INPUT。
[0076]此外，相鄰兩級移位寄存器的第一時鐘信號輸入端CLK輸入的時鐘信號具有相反的相位，第二時鐘信號端輸入的時鐘信號具有相反的相位。例如，奇數行移位寄存器的第一時鐘信號端CLK輸入第一時鐘信號CLKl，第二時鐘信號端CLKB輸入第二時鐘信號CLK2，而偶數行移位寄存器的第一時鐘信號端CLK輸入第二時鐘信號CLK2，第二時鐘信號端CLKB輸入第一時鐘信號CLKl，其中第一時鐘信號CLKl和第二時鐘信號CLK2具有相反的相位。
[0077]以上對本發明的若干實施方式進行了詳細描述，但本發明的保護范圍并不限于此。顯然，對于本領域的普通技術人員來說，在不脫離本發明的精神和范圍的情況下，可以對本發明的實施例進行各種修改、替換或變形。本發明的保護范圍由所附權利要求限定。
【主權項】
1.一種移位寄存器，包括: 輸入模塊，其與信號輸入端、第一電壓信號端和第一節點耦接，并被配置為根據來自所述信號輸入端的輸入信號，將來自所述第一電壓信號端的第一電壓信號提供給所述第一節占.V ， 輸出模塊，其與第一時鐘信號端、信號輸出端和所述第一節點耦接，并被配置為根據所述第一節點的電壓，將來自所述第一時鐘信號端的第一時鐘信號提供給所述信號輸出端，作為輸出信號； 第一復位模塊，其與復位信號端、第二電壓信號端和所述第一節點耦接，并被配置為根據來自所述復位信號端的復位信號，將來自所述第二電壓信號端的第二電壓信號提供給所述第一節點，以對所述第一節點的電壓進行復位； 第二復位模塊，其與第二時鐘信號端、第三電壓信號端、第二節點和所述信號輸出端耦接，并被配置為根據來自所述第二時鐘信號端的第二時鐘信號或所述第二節點的電壓，將來自所述第三電壓信號端的第三電壓信號提供給所述信號輸出端，以對所述輸出信號進行復位； 上拉控制模塊，其與所述第三電壓信號端、所述第一節點和所述第二節點耦接，并被配置為根據所述第二節點的電壓，控制所述第一節點的電壓； 下拉控制模塊，其與所述第二時鐘信號端、所述第一節點、所述第二節點和所述第三電壓信號端耦接，并被配置為根據所述第一節點的電壓，控制所述第二節點的電壓，以及響應于所述第一節點的電壓為非有效電壓，控制所述第二節點的電壓為有效電壓。2.根據權利要求1所述的移位寄存器，其中，所述輸入模塊包括: 第一晶體管，其控制極與所述信號輸入端耦接，第一極與所述第一電壓信號端耦接，第二極與所述第一節點耦接。3.根據權利要求1或2所述的移位寄存器，其中，所述輸出模塊包括: 第三晶體管，其控制極與所述第一節點耦接，第一極與所述第一時鐘信號端耦接，第二極與所述信號輸出端耦接;以及 第一電容器，其被耦接在所述第一節點和所述信號輸出端之間。4.根據權利要求1至3中的任意一項所述的移位寄存器，其中，所述第一復位模塊包括: 第二晶體管，其控制極與所述復位信號端耦接，第一極與所述第二電壓信號端耦接，第二極與所述第一節點親接。5.根據權利要求1至4中的任意一項所述的移位寄存器，其中，所述第二復位模塊包括: 第四晶體管，其控制極與所述第二時鐘信號端耦接，第一極與所述第三電壓信號端耦接，第二極與所述信號輸出端耦接;以及 第五晶體管，其控制極與所述第二節點耦接，第一極與所述第三電壓信號端耦接，第二極與所述信號輸出端耦接。6.根據權利要求1至5中的任意一項所述的移位寄存器，其中，所述上拉控制模塊包括: 第七晶體管，其控制極與所述第二節點耦接，第一極與所述第三電壓信號端耦接，第二極與所述第一節點親接。7.根據權利要求1至6中的任意一項所述的移位寄存器，其中，所述下拉控制模塊包括: 第六晶體管，其控制極與所述第一節點耦接，第一極與所述第三電壓信號端耦接，第二極與所述第二節點耦接； 第八晶體管，其控制極和第一極與所述第二時鐘信號端耦接，第二極與所述第二節點耦接;以及 第二電容器，其被耦接在所述第二節點和所述第三電壓信號端之間。8.根據權利要求2至7中的任意一項所述的移位寄存器，其中，所述晶體管為N型晶體管或P型晶體管。9.根據權利要求1至8中的任意一項所述的移位寄存器，其中，所述第一時鐘信號與所述第二時鐘信號具有相反的相位。10.—種用于驅動如權利要求1至9中的任意一項所述的移位寄存器的方法，其中，第一電壓信號端輸出高電平的第一電壓信號，第二電壓信號端輸出低電平的第二電壓信號，第三電壓信號端輸出低電平的第三電壓信號，所述方法包括: 在第一時間段，向信號輸入端提供高電平的輸入信號，向第一時鐘信號端提供低電平的第一時鐘信號，使得第一節點的電壓達到高電平，第二節點的電壓為低電平，信號輸出端輸出低電平的輸出信號； 在第二時間段，向所述第一時鐘信號端提供高電平的第一時鐘信號，所述第一節點的電壓進一步升高，所述第二節點的電壓保持在低電平，使得所述信號輸出端輸出高電平的輸出信號； 在第三時間段，向復位信號端提供高電平的復位信號，向第二時鐘信號端提供高電平的第二時鐘信號，使得所述第一節點的電壓復位至低電平，所述第二節點的電壓變為高電平，所述信號輸出端輸出低電平的輸出信號； 在第四時間段，控制所述第二節點的電壓保持在高電平，使得所述第一節點的電壓保持在低電平，所述輸出信號保持在低電平； 在第五時間段，向所述第二時鐘信號端提供高電平的第二時鐘信號，所述第二節點的電壓保持在高電平，使得所述第一節點的電壓保持在低電平，所述輸出信號保持在低電平。11.根據權利要求10所述的方法，其中， 所述第一電壓信號端輸出低電平的第二電壓信號，所述第二電壓信號端輸出高電平的第一電壓信號； 向所述信號輸入端提供復位信號，向所述復位信號端提供輸入信號。12.一種柵極驅動裝置，包括:多個級聯的移位寄存器，其中，每級移位寄存器是如權利要求I至9中的任意一項所述的移位寄存器， 其中，各級移位寄存器的信號輸出端與下一級移位寄存器的信號輸入端耦接，各級移位寄存器的復位信號端與下一級移位寄存器的信號輸出端耦接。13.根據權利要求12所述的柵極驅動裝置，其中， 相鄰兩級移位寄存器的第一時鐘信號端的時鐘信號具有相反的相位，第二時鐘信號端的時鐘信號具有相反的相位。14.一種陣列基板，包括如權利要求12或13所述的柵極驅動裝置。15.—種顯示裝置，包括如權利要求14所述的陣列基板。
【文檔編號】G11C19/28GK106023946SQ201610632651
【公開日】2016年10月12日
【申請日】2016年8月4日
【發明人】古宏剛, 邵賢杰, 宋潔, 王倩倩
【申請人】京東方科技集團股份有限公司, 合肥京東方光電科技有限公司