邏輯運算電路、顯示驅動電路及液晶顯示器的制造方法
【專利摘要】本發明公開了一種于DE?MUX電路的邏輯運算電路、顯示驅動電路及液晶顯示器；邏輯運算電路包括依次連接的輸入端、處理電路及輸出端。其中，輸入端用于連接控制DE?MUX電路的集成電路的控制端，以接收集成電路控制端輸出的第一控制信號；輸出端用于連接DE?MUX電路的控制端，輸出端數量與所述DE?MUX電路的控制端數量相同且一一對應；處理電路用于將第一控制信號轉變為DE?MUX電路的控制端所需的第二控制信號，并將第二控制信號輸出至輸出端。通過上述方式，本發明能夠節省IC的輸出Pin腳數量，降低成本。
【專利說明】
邏輯運算電路、顯示驅動電路及液晶顯示器
技術領域
[0001]本發明涉及面板顯示技術領域，特別是涉及一種用于DE-MUX電路的邏輯運算電路、顯示驅動電路及液晶顯示器。
【背景技術】
[0002]多路輸出選擇器(DE-MUX)是薄膜晶體管液晶顯示器在陣列制程中常用的減少集成電路(IC)輸出Pin腳數量的電路。
[0003]目前常用的多路輸出選擇器電路有兩種情況:第一種是通過NTFT控制的DE-MUX;第二種是通過傳輸門控制DE-MUX。這兩種情況中的DE-MUX電路分別需要三個控制信號(CKR、CKG、CKB)和六個控制信號(CKR、CKG、CKB、XCKR、XCKG、XCKB)來實現集成電路(I C)信號的多路輸出，從而很大程度地減少IC的輸出Pin腳數量。但是，一般情況下，DE-MUX電路的這些控制信號都是由集成電路(IC)單獨的Pin腳輸出，在高解析度的薄膜晶體管液晶顯示器中，這種情況會相對地增加集成電路(I C)的輸出P in腳數量，也會增大產品的成本。
【發明內容】
[0004]本發明提供一種用于DE-MUX電路的邏輯運算電路、顯示驅動電路及液晶顯示器，能夠節省IC的輸出Pin腳數量，達到降低成本。
[0005]本發明采用的一個技術方案是:提供用于DE-MUX電路的邏輯運算電路，包括:依次連接的輸入端、處理電路及輸出端；
[0006]其中，所述輸入端用于連接控制DE-MUX電路的集成電路的第一控制端，以接收所述集成電路控制端輸出的第一控制信號;所述輸出端用于連接DE-MUX電路的第二控制端，所述輸出端數量與所述DE-MUX電路的第二控制端數量相同且一一對應；
[0007]所述處理電路用于將所述第一控制信號轉變為所述DE-MUX電路的控制端所需的第二控制信號，并將所述第二控制信號輸出至所述輸出端；
[0008]所述輸入端數量少于所述第二控制端數量。
[0009]根據本發明一優選實施例，所述輸入端數量為二，所述輸出端數量為三，所述第一控制信號包括第一脈沖信號和第二脈沖信號，分別由兩個所述輸入端接收。
[0010]根據本發明一優選實施例，所述處理電路包括第一與非門、第二與非門、第三與非門以及串聯設置的多個第一反相器、串聯設置的多個第二反相器以及串聯設置的多個第三反相器；
[0011]其中，所述第一與非門的第一輸入端及第二輸入端接收所述第一脈沖信號和第二脈沖信號，所述第一與非門的輸出端連接所述串聯設置的多個第一反相器的輸入端，所述串聯設置的多個第一反相器的輸出端輸出所述第二控制信號；
[0012]所述第二與非門的第一輸入端連接所述第一與非門的輸出端，所述第二與非門的第二輸入端接收所述第一脈沖信號，所述第二與非門的輸出端連接所述串聯設置的多個第二反相器的輸入端，所述串聯設置的多個第二反相器的輸出端輸出所述第二控制信號；
[0013]所述第三與非門的第一輸入端連接所述第一與非門的輸出端，所述第三與非門的第二輸入端接收所述第二脈沖信號，所述第三與非門的輸出端連接所述串聯設置的多個第三反相器的輸入端，所述串聯設置的多個第三反相器的輸出端輸出所述第二控制信號。
[0014]根據本發明一優選實施例，所述輸入端數量為二，所述輸出端數量為六，所述第一控制信號包括第一脈沖信號和第二脈沖信號，分別由兩個所述輸入端接。
[0015]所述處理電路包括第一與非門、第二與非門、第三與非門以及若干通過串聯設置的第一反相器、串聯設置的多個第二反相器、串聯設置的多個第三反相器、串聯設置的多個第四反相器、串聯設置的多個第五反相器以及串聯設置的多個第六反相器；
[0016]其中，所述第一與非門的第一輸入端及第二輸入端接收所述第一脈沖信號和第二脈沖信號，所述第一與非門的輸出端連接所述串聯設置的多個第一反相器及串聯設置的多個第二反相器的輸入端，所述串聯設置的多個第一反相器及串聯設置的多個第二反相器的輸出端輸出所述第二控制信號；
[0017]所述第二與非門的第一輸入端連接所述第一與非門的輸出端，所述第二與非門的第二輸入端接收所述第一脈沖信號，所述第二與非門的輸出端連接所述串聯設置的多個第三反相器及串聯設置的多個第四反相器的輸入端，所述串聯設置的多個第三反相器及串聯設置的多個第四反相器的輸出端輸出所述第二控制信號；
[0018]所述第三與非門的第一輸入端連接所述第一與非門的輸出端，所述第三與非門的第二輸入端接收所述第二脈沖信號，所述第三與非門的輸出端連接所述串聯設置的多個第五反相器及串聯設置的多個第六反相器的輸入端，所述串聯設置的多個第五反相器及串聯設置的多個第六反相器的輸出端輸出所述第二控制信號。
[0019]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種顯示驅動電路，包括:
[0020]集成電路、DE-MUX電路及邏輯運算電路；
[0021 ]所述集成電路包括第一控制端和第一信號輸出端，所述DE-MUX電路包括第二控制端、第二信號輸入端及第三信號輸出端，所述第三信號輸出端用于連接像素顯示區；
[0022]所述邏輯運算電路包括:
[0023]依次連接的第一信號輸入端、處理電路及第二信號輸出端；
[0024]其中，所述第一信號輸入端連接所述集成電路的第一控制端，以接收所述集成電路第一控制端輸出的第一控制信號;所述第二信號輸出端連接所述DE-MUX電路的第二控制端，所述第二信號輸出端數量與所述DE-MUX電路的第二控制端數量相同且一一對應；
[0025]所述處理電路用于將所述第一控制信號轉變為所述DE-MUX電路的第二控制端所需的第二控制信號，并將所述第二控制信號輸出至所述第二信號輸出端；
[0026]所述第一信號輸入端數量少于所述控制端數量。
[0027]根據本發明一優選實施例，所述第一信號輸入端數量為二，所述控制端數量為三，所述第二控制信號包括CKR、CKG及CKB，分別由三個所述第二信號輸出端輸出。
[0028]根據本發明一優選實施例，所述第一信號輸入端數量為二，所述控制端數量為六，所述第二控制信號包括CKR、CKG、CKB、XCKR、XCKG及XCKB，分別由六個所述第二信號輸出端輸出。
[0029]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種液晶顯示器，包括多個所述顯示驅動電路。
[0030]本發明的有益效果是:提供一種用于DE-MUX電路的邏輯運算電路、顯示驅動電路及液晶顯示器，其中處理電路能夠將來自多個輸入端的第一控制信號轉變為DE-MUX電路的控制端所需的第二控制信號，輸出至輸出端，雖然輸入端數量少于輸出端數量，但因為經過邏輯轉變，輸出端輸出的控制信號同樣滿足DE-MUX電路的控制端所需，因此節省IC的輸出Pin腳數量，降低成本。
【附圖說明】
[0031]圖1是本發明用于DE-MUX電路的邏輯運算電路一實施方式的電路結構示意圖；
[0032]圖2是本發明用于DE-MUX電路的邏輯運算電路一實施方式工作的波形時序圖；
[0033]圖3是本發明用于DE-MUX電路的邏輯運算電路另一實施方式的電路結構示意圖；
[0034]圖4是本發明用于DE-MUX電路的邏輯運算電路另一實施方式工作的波形時序圖；
[0035]圖5是本發明顯示驅動電路一實施方式的電路結構示意圖；
[0036]圖6是本發明顯示驅動電路另一實施方式的電路結構示意圖；
[0037]圖7是本發明液晶顯示器一實施方式的結構示意圖。
【具體實施方式】
[0038]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0039]請參閱圖1，圖1是用于DE-MUX電路的邏輯運算電路一實施方式的電路結構示意圖。
[0040]如圖1所示，用于DE-MUX電路的邏輯運算電路10由依次連接的輸入端11、處理電路12及輸出端13組成。其中，輸入端11用于連接控制DE-MUX電路的集成電路的第二控制端，以接收集成電路控制端輸出的第一控制信號。其中，第一控制信號包括第一脈沖信號Vl和第二脈沖信號V2，分別由兩個輸入端11接收。輸出端13用于連接DE-MUX電路的第二控制端，輸出端13的數量與DE-MUX電路的第二控制端數量相同且一一對應。
[0041 ]其中，處理電路12用于將第一控制信號轉變為DE-MUX電路的控制端所需的第二控制信號，并將第二控制信號輸出至輸出端13。其中，輸入端11的數量少于第二控制端數量
[0042]具體地，本實施例中所用的DE-MUX電路為通過NTFT控制的DE-MUX電路。
[0043]進一步參閱圖1，在優選實施例中，輸入端11的數量為二，輸出端13數量為三，第二控制信號包括CKR、CKG及CKB三種。
[0044]其中，處理電路12包括第一與非門121、第二與非門122、第三與非門123以及串聯設置的多個第一反相器124、串聯設置的多個第二反相器125以及串聯設置的多個第三反相器 126。
[0045]其中，第一與非門121的第一輸入端及第二輸入端分別接收第一脈沖信號Vl和第二脈沖信號V2，第一與非門121的輸出端連接串聯設置的多個第一反相器124的輸入端，第一反相器124的輸出端輸出所述第二控制信號CKR。為實現信號的放大，本實施例中，第一反相器124的個數優選為3。
[0046]進一步地，第二與非門122的第一輸入端連接第一與非門121的輸出端，第二與非門122的第二輸入端接收第一脈沖信號VI，第二與非門122的輸出端連接串聯設置的多個第二反相器125的輸入端，第二反相器125的輸出端輸出第二控制信號CKG。為實現信號的放大，本實施例中，第二反相器125的個數優選為3。
[0047]進一步的，第三與非門123的第一輸入端連接第一與非門121的輸出端，第三與非門123的第二輸入端接收第二脈沖信號V2，第三與非門123的輸出端連接串聯設置的多個第三反相器126的輸入端，第三反相器126的輸出端輸出第二控制信號CKB。為實現信號的放大，本實施例中，第三反相器126的個數優選為3。
[0048]請參閱圖2，圖2是用于DE-MUX電路的邏輯運算電路一實施方式工作的波形時序圖。
[0049]如圖2所示，當用于通過NTFT控制的DE-MUX電路的集成電路控制端輸出的第一脈沖信號Vl和第二脈沖信號V2同為高電平時，經由第一與非門121輸出低電平，進一步通過三個第一反相器124后輸出第二控制信號CKR為高電平。同理，經由第二與非門122輸出高電平，進一步通過三個第二反相器125后輸出第二控制信號CKG為低電平。同理，經由第三與非門123輸出高電平，進一步通過三個第三反相器126后輸出第二控制信號CKB為低電平。
[0050]同理，當集成電路控制端輸出的第一脈沖信號Vl為高電平，第二脈沖信號V2為低電平時，經由第一與非門121輸出高電平，進一步通過三個第一反相器124后輸出第二控制信號CKR為低電平。同理，經由第二與非門122輸出低電平，進一步通過三個第二反相器125后輸出第二控制信號CKG為高電平。同理，經由第三與非門123輸出高電平，進一步通過三個第三反相器126后輸出第二控制信號CKB為低電平。
[0051]同理，當集成電路控制端輸出的第一脈沖信號Vl為低電平，第二脈沖信號V2為高電平時，分別得到輸出的第二控制信號CKR、CKG為低電平，第二控制信號CKB為高電平。其具體分析參見上述過程，此處不再重復贅述。
[0052]同理，當集成電路控制端輸出的第一脈沖信號Vl及第二脈沖信號V2同為低電平時，分別得到輸出的第二控制信號CKR、CKG及CKB同為低電平。其具體分析參見上述過程，此處不再重復贅述。
[0053]上述實施方式中，其中處理電路12能夠將兩個第一控制信號Vl、V2轉變為DE-MUX電路的控制端所需的三個第二控制信號CKR、CKG及CKB，并輸出至輸出端13，雖然兩個輸入端數量少于三個輸出端數量，但因為經過邏輯轉變，輸出端13輸出的控制信號同樣滿足DE-MUX 電路的控制端所需 ，因此能夠將IC輸出的兩個信號轉換成DE-MUX電路的三個控制信號，從而節省IC的輸出Pin腳數量，降低成本。
[0054]請參閱圖3，圖3是本發明提供用于DE-MUX電路的邏輯運算電路另一實施方式電路結構示意圖。
[0055]如圖3所示，用于DE-MUX電路的邏輯運算電路30由依次連接的輸入端31、處理電路332及輸出端33組成。其中，輸入端31用于連接控制DE-MUX電路的集成電路的控制端，以接收集成電路控制端輸出的第一控制信號。其中，第一控制信號包括第一脈沖信號Vl和第二脈沖信號V2，分別由兩個輸入端31接收。輸出端33用于連接DE-MUX電路的控制端，輸出端33的數量與DE-MUX電路的控制端數量相同且一一對應。
[0056]其中，處理電路32用于將第一控制信號轉變為DE-MUX電路的控制端所需的第二控制信號，并將第二控制信號輸出至輸出端33。
[0057]具體地，本實施例中所用的DE-MUX電路為通過傳輸門控制的DE-MUX電路。
[0058]進一步參閱圖3，在優選實施例中，輸入端31的數量為二，輸出端23數量為三，第二控制信號包括CKR、CKG、CKB、XCKR、XCKG以及XCKB六種。
[0059]其中，處理電路32包括第一與非門321、第二與非門322、第三與非門323以及串聯設置的多個第一反相器324、串聯設置的多個第二反相器325、串聯設置的多個第三反相器326、串聯設置的多個第四反相器327、串聯設置的多個第五反相器328以及串聯設置的多個第六反相器329。
[0060]其中，第一與非門321的第一輸入端及第二輸入端接收第一脈沖信號Vl和第二脈沖信號V2，第一與非門321的輸出端連接串聯設置的多個第一反相器324及串聯設置的多個第二反相器325的輸入端，第一反相器324及串聯設置的多個第二反相器325的輸出端分別輸出第二控制信號CKR及XCKR。在本實施例中，第一反相器324的個數優選為3，第二反相器325的個數優選為2。
[0061]其中，第二與非門322的第一輸入端連接第一與非門321的輸出端，第二與非門322的第二輸入端接收第一脈沖信號VI，第二與非門322的輸出端連接串聯設置的多個第三反相器326及串聯設置的多個第四反相器327的輸入端，串聯設置的多個第三反相器326及串聯設置的多個第四反相器327的輸出端分別輸出第二控制信號CKG及XCKG。在本實施例中，第三反相器326的個數優選為3，第四反相器327的個數優選為2。
[0062]其中，第三與非門323的第一輸入端連接第一與非門321的輸出端，第三與非門323的第二輸入端接收第二脈沖信號V2，第三與非門323的輸出端連接串聯設置的多個第五反相器328及串聯設置的多個第六反相器329的輸入端，串聯設置的多個第五反相器328及串聯設置的多個第六反相器329的輸出端分別輸出第二控制信號CKB及XCKB。在本實施例中，第五反相器328的個數優選為3，第六反相器329的個數優選為2。
[0063]請參閱圖4，圖4是用于DE-MUX電路的邏輯運算電路另一實施方式工作的波形時序圖。
[0064]如圖4，當用于通過傳輸門控制的DE-MUX電路的集成電路控制端輸出的第一脈沖信號Vl和第二脈沖信號V2同為高電平時，經由第一與非門321輸出低電平，進一步分別通過三個第一反相器324及二個第二反相器325后輸出第二控制信號CKR為高電平，XCKR為低電平。進一步的，經由第二與非門322輸出高電平，分別通過三個第三反相器326及二個第四反相器327后輸出第二控制信號CKG為低電平，XCKG為高電平。進一步的，經由第三與非門323輸出高電平，分別通過三個第五反相器328及二個第六反相器329后輸出第二控制信號CKB為低電平，XCKB為高電平。
[0065]同理，當集成電路控制端輸出的第一脈沖信號Vl為高電平，第二脈沖信號V2為低電平時，經由第一與非門321輸出高電平，進一步分別通過三個第一反相器324及二個第二反相器325后輸出第二控制信號CKR為低電平，XCKR為高電平。進一步的，經由第二與非門322輸出低電平，分別通過三個第三反相器326及二個第四反相器327后輸出第二控制信號CKG為高電平，XCKG為低電平。進一步的，經由第三與非門323輸出低電平，分別通過三個第五反相器328及二個第六反相器329后輸出第二控制信號CKB為低電平，XCKB為高電平。
[0066]同理，當集成電路控制端輸出的第一脈沖信號Vl為低電平，第二脈沖信號V2為高電平時，分別得到輸出的第二控制信號CKR、XCKB以及CKG為低電平，第二控制信號CKB、XCKR以及XCKG為高電平。其具體分析參見上述過程，此處不再重復贅述。
[0067]同理，當集成電路控制端輸出的第一脈沖信號Vl以及第二脈沖信號V2同為高低平時，分別得到輸出的第二控制信號CKR、CKG及CKB為低電平，第二控制信號XCKR、XCKG及XCKB為高電平。其具體分析參見上述過程，此處不再重復贅述。
[0068]上述實施方式中，其中處理電路32能夠將兩個第一控制信號Vl、V2轉變為DE-MUX電路的控制端所需的六個第二控制信號CKR、CKG、CKB、XCKR、XCKG及XCKB，并輸出至輸出端33，雖然兩個輸入端數量少于六個輸出端數量，但因為經過邏輯轉變，輸出端13輸出的控制信號同樣滿足DE-MUX電路的控制端所需，因此能夠將IC輸出的兩個信號轉換成DE-MUX電路的六個控制信號，從而節省IC的輸出Pin腳數量，降低成本。
[0069]請參閱圖5，圖5是本發明提供的一種顯示驅動電路一實施方式的電路結構示意圖。
[0070]如圖5所示，顯示驅動電路50由集成電路51、邏輯運算電路52及DE-MUX電路53組成。
[0071]本實施例中，集成電路51包括第一控制端511和第一信號輸出端512。其中，第一信號輸出端512用于輸出第一控制信號，包括第一脈沖信號Vl和第二脈沖信號V2。
[0072]本實施例中，邏輯運算電路52包括依次連接的第一信號輸入端、處理電路521及第二信號輸出端。其中，邏輯運算電路52的第一信號輸入端連接集成電路51的第一信號輸出端512，并接收第一脈沖信號Vl和第二脈沖信號V2。其中，處理電路52用于將第一控制信號轉變為DE-MUX電路53的第二控制端所需的第二控制信號，并由第二信號輸出端輸出。其中，第二控制信號包括CKR、CKG及CKB。
[0073]本實施例中，DE-MUX電路53包括第二控制端、第二信號輸入端531及第三信號輸出端532。其中，第二控制端連接邏輯運算電路52的第二信號輸出端，并接收第二控制信號，第三信號輸出端532連接像素顯示區。其中，第二控制信號控制的DE-MUX電路將由第二信號輸入端531輸入的信號一分為三，輸入到像素顯不區。
[0074]其中，邏輯運算電路52的第一信號輸入端數量少于DE-MUX電路53中控制端數量。優選地，邏輯運算電路52的第一信號輸入端數量為二，DE-MUX電路53中第二信號控制端數量為三。
[0075]上述實施方式能夠將IC輸出的兩個信號轉換成DE-MUX電路的三個控制信號，從而節省IC的輸出Pin腳數量，降低成本。
[0076]請參閱圖6，圖6是本發明提供的一種顯示驅動電路另一實施方式的電路結構示意圖。
[0077]如圖6所示，顯示驅動電路60由集成電路61、邏輯運算電路62及DE-MUX電路63組成。
[0078]本實施例中，集成電路61包括第一控制端611和第一信號輸出端612。其中，第一信號輸出端612用于輸出第一控制信號，包括第一脈沖信號Vl和第二脈沖信號V2。
[0079]本實施例中，邏輯運算電路62包括依次連接的第一信號輸入端、處理電路621及第二信號輸出端。其中，邏輯運算電路62的第一信號輸入端連接集成電路61的第一信號輸出端612，并接收第一脈沖信號Vl和第二脈沖信號V2。其中，處理電路62用于將第一控制信號轉變為DE-MUX電路63的第二控制端所需的第二控制信號，并由第二信號輸出端輸出。其中，第二控制信號包括 CKR、CKG、CKB、XCKR、XCKG 及 XCKB。
[0080]本實施例中，DE-MUX電路63包括第二控制端、第二信號輸入端631及第三信號輸出端632。其中，第二控制端連接邏輯運算電路62的第二信號輸出端，并接收第二控制信號，第三信號輸出端632連接像素顯示區。其中，第二控制信號控制的DE-MUX電路將由第二信號輸入端631輸入的信號一分為六，輸入到像素顯不區。
[0081 ]其中，邏輯運算電路62的第一信號輸入端數量少于DE-MUX電路63中第二信號控制端數量。優選地，邏輯運算電路62的第一信號輸入端數量為二，DE-MUX電路63中第二信號控制端數量為六。
[0082]上述實施方式能夠將IC輸出的兩個信號轉換成DE-MUX電路的六個控制信號，從而節省IC的輸出Pin腳數量，降低成本。
[0083]請參閱圖7，圖7是本發明液晶顯示器一實施方式的結構示意圖。
[0084]如圖7所示，該液晶顯示器70包括相對設置的第一基板71和第二基板72及背光73，其中第一基板71中包括多個上述顯示驅動電路，其【具體實施方式】類似，此處不再重復贅述。
[0085]綜上所述，本領域技術人員容易理解，本發明提供一種用于DE-MUX電路的邏輯運算電路、顯示驅動電路及液晶顯示器，能夠將IC輸出的兩個信號轉換成DE-MUX電路的三個控制信號或六個控制信號，從而節省IC的輸出Pin腳數量，達到降低成本。
[0086]以上所述僅為本發明的實施方式，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。
【主權項】
1.一種用于DE-MUX電路的邏輯運算電路，其特征在于，包括:依次連接的輸入端、處理電路及輸出端； 其中，所述輸入端用于連接控制DE-MUX電路的集成電路的第一控制端，以接收所述集成電路控制端輸出的第一控制信號;所述輸出端用于連接DE-MUX電路的第二控制端，所述輸出端數量與所述DE-MUX電路的第二控制端數量相同且一一對應； 所述處理電路用于將所述第一控制信號轉變為所述DE-MUX電路的第二控制端所需的第二控制信號，并將所述第二控制信號輸出至所述輸出端； 所述輸入端數量少于所述第二控制端數量。2.根據權利要求1所述的電路，其特征在于，所述輸入端數量為二，所述輸出端數量為三，所述第一控制信號包括第一脈沖信號和第二脈沖信號，分別由兩個所述輸入端接收。3.根據權利要求2所述的電路，其特征在于，所述處理電路包括第一與非門、第二與非門、第三與非門以及串聯設置的多個第一反相器、串聯設置的多個第二反相器以及串聯設置的多個第三反相器； 其中，所述第一與非門的第一輸入端及第二輸入端接收所述第一脈沖信號和第二脈沖信號，所述第一與非門的輸出端連接所述串聯設置的多個第一反相器的輸入端，所述串聯設置的多個第一反相器的輸出端輸出所述第二控制信號； 所述第二與非門的第一輸入端連接所述第一與非門的輸出端，所述第二與非門的第二輸入端接收所述第一脈沖信號，所述第二與非門的輸出端連接所述串聯設置的多個第二反相器的輸入端，所述串聯設置的多個第二反相器的輸出端輸出所述第二控制信號； 所述第三與非門的第一輸入端連接所述第一與非門的輸出端，所述第三與非門的第二輸入端接收所述第二脈沖信號，所述第三與非門的輸出端連接所述串聯設置的多個第三反相器的輸入端，所述串聯設置的多個第三反相器的輸出端輸出所述第二控制信號。4.根據權利要求1所述的電路，其特征在于，所述輸入端數量為二，所述輸出端數量為六，所述第一控制信號包括第一脈沖信號和第二脈沖信號，分別由兩個所述輸入端接。5.根據權利要求4所述的電路，其特征在于，所述處理電路包括第一與非門、第二與非門、第三與非門以及若干通過串聯設置的第一反相器、串聯設置的多個第二反相器、串聯設置的多個第三反相器、串聯設置的多個第四反相器、串聯設置的多個第五反相器以及串聯設置的多個第六反相器； 其中，所述第一與非門的第一輸入端及第二輸入端接收所述第一脈沖信號和第二脈沖信號，所述第一與非門的輸出端連接所述串聯設置的多個第一反相器及串聯設置的多個第二反相器的輸入端，所述串聯設置的多個第一反相器及串聯設置的多個第二反相器的輸出端輸出所述第二控制信號； 所述第二與非門的第一輸入端連接所述第一與非門的輸出端，所述第二與非門的第二輸入端接收所述第一脈沖信號，所述第二與非門的輸出端連接所述串聯設置的多個第三反相器及串聯設置的多個第四反相器的輸入端，所述串聯設置的多個第三反相器及串聯設置的多個第四反相器的輸出端輸出所述第二控制信號； 所述第三與非門的第一輸入端連接所述第一與非門的輸出端，所述第三與非門的第二輸入端接收所述第二脈沖信號，所述第三與非門的輸出端連接所述串聯設置的多個第五反相器及串聯設置的多個第六反相器的輸入端，所述串聯設置的多個第五反相器及串聯設置的多個第六反相器的輸出端輸出所述第二控制信號。6.一種顯示驅動電路，其特征在于，包括: 集成電路、DE-MUX電路及邏輯運算電路； 所述集成電路包括第一控制端和第一信號輸出端，所述DE-MUX電路包括第二控制端、第二信號輸入端及第三信號輸出端，所述第三信號輸出端用于連接像素顯示區； 所述邏輯運算電路包括: 依次連接的第一信號輸入端、處理電路及第二信號輸出端； 其中，所述第一信號輸入端連接所述集成電路的第一信號輸出端，以接收所述集成電路第一控制端輸出的第一控制信號;所述第二信號輸出端連接所述DE-MUX電路的第二控制端，所述第二信號輸出端數量與所述DE-MUX電路的第二控制端數量相同且一一對應； 所述處理電路用于將所述第一控制信號轉變為所述DE-MUX電路的第二控制端所需的第二控制信號，并將所述第二控制信號輸出至所述第二信號輸出端； 所述第二信號輸入端數量少于所述第二信號控制端數量。7.根據權利要求6所述的電路，其特征在于，所述第一信號輸入端數量為二，所述第二控制端數量為三，所述第二控制信號包括CKR、CKG及CKB，分別由三個所述第二信號輸出端輸出。8.根據權利要求6所述的電路，其特征在于，所述第一信號輸入端數量為二，所述第二控制端數量為六，所述第二控制信號包括CKR、CKG、CKB、XCKR、XCKG及XCKB，分別由六個所述第二信號輸出端輸出。9.一種液晶顯示器，其特征在于，所述液晶顯示器包括多個如權利要求6-8任一項所述的顯示驅動電路。
【文檔編號】G09G3/36GK106023932SQ201610580596
【公開日】2016年10月12日
【申請日】2016年7月21日
【發明人】洪光輝, 龔強
【申請人】武漢華星光電技術有限公司