Goa單元電路及其驅動方法、goa電路的制作方法

Goa單元電路及其驅動方法、goa電路的制作方法
【專利摘要】本發明提供了一種GOA單元電路及其驅動方法、GOA電路，涉及顯示技術領域，用于解決現有GOA電路功耗高和占用面積大的問題。其中所述GOA單元電路包括：上拉節點、第一輸入模塊、上拉模塊、第一下拉模塊、復位模塊、下拉節點、第二輸入模塊、噪聲控制模塊、第一去噪模塊和第二去噪模塊，其中第一下拉模塊與輸出信號端、第一時鐘控制信號端和放電信號端相連，放電信號端提供的放電信號的高電平高于輸入信號端提供的輸入信號的高電平，第一下拉模塊用于在第一時鐘控制信號和放電信號的控制下，對輸出信號端進行放電，將輸出信號端的電位拉低至低電平。前述GOA單元電路用于驅動顯示裝置的柵線。
【專利說明】
GOA單元電路及其驅動方法、G0A電路
技術領域
[0001 ] 本發明涉及顯示技術領域，尤其涉及一種G0A(Gate Driver on Array，陣列基板行驅動)單元電路及其驅動方法、GOA電路。
【背景技術】
[0002]在現有的顯示技術中，為了實現低成本，大部分顯示裝置采用了GOA技術，GOA技術是指將用于驅動柵線的GOA電路設置在顯示裝置陣列基板的有效顯示區域兩側(即邊框區域)的技術。GOA電路用于實現移位寄存功能，即在一幀內對所有柵線逐行提供一個輸出信號，該輸出信號為具有一定脈寬的脈沖信號，以驅動各條柵線。
[0003]GOA電路包括多個GOA單元電路，每個GOA單元電路均對應連接一條柵線。如圖1所示，為現有技術中GOA單元電路10的結構圖，該GOA單元電路10的工作時序如圖2所示，一條柵線的掃描時段包括輸入階段tl、輸出階段t2和復位階段t3，在輸入階段tl，上拉節點PU的電壓被拉高，下拉節點PD的電壓被拉低，輸出信號Output為低電平;在輸出階段t2，上拉節點PU的電壓被繼續拉高，下拉節點PD的電壓被繼續拉低，輸出信號Output為高電平，從而實現對相應柵線的掃描;在復位階段，上拉節點PU的電壓被拉低，下拉節點PD的電壓被拉高，GOA單元電路1中各開關管的工作狀態復位。
[0004]在GOA電路中，各GOA單元電路通過一定的方式級聯，實現移位寄存功能。如圖3所示，為現有技術中GOA電路100中各GOA單元電路1的級聯圖，從圖中3中能夠看出，除第一級和最后一級GOA單元電路外，在GOA電路100中，上一級GOA單元電路的輸出信號Output為下一級GOA單元電路的輸入信號Input，上一級GOA單元電路的復位信號Reset為下一級GOA單元電路的輸出信號Output，由系統提供一初始信號STV作為第一級GOA單元電路的輸入信號Input，由系統提供一復位信號Reset作為最后一級GOA單元電路的復位信號Reset，從而依次輸出Output I?Output N，實現移位寄存功能，逐行掃描各條柵線。
[0005]在上述GOA電路100的實際應用過程中，發明人發現上述GOA電路100的功耗較大，且占用面積較大，導致顯示裝置的邊框寬度較寬。

【發明內容】

[0006]為克服上述現有技術中的缺陷，本發明提供一種GOA單元電路及其驅動方法、GOA電路，以減小GOA電路的功耗和占用面積。
[0007]為達到上述目的，本發明采用如下技術方案:
[0008]本發明的第一方面提供了一種GOA單元電路，所述GOA單元電路包括:上拉節點；與所述上拉節點相連的第一輸入模塊，所述第一輸入模塊還與輸入信號端相連，所述第一輸入模塊用于在所述輸入信號端提供的輸入信號的控制下，對所述上拉節點的電位進行第一次拉高；與所述上拉節點相連的上拉模塊，所述上拉模塊還與第一時鐘控制信號端和輸出信號端相連，所述上拉模塊用于在所述第一時鐘控制信號端提供的第一時鐘控制信號的控制下，對所述上拉節點的電位進行第二次拉高，并且將所述第一時鐘控制信號的高電平傳遞至所述輸出信號端并輸出；與所述輸出信號端相連的第一下拉模塊，所述第一下拉模塊還與所述第一時鐘控制信號端和放電信號端相連，所述放電信號端提供的放電信號的高電平高于所述輸入信號端提供的輸入信號的高電平，所述第一下拉模塊用于在所述第一時鐘控制信號端提供的第一時鐘控制信號和所述放電信號端提供的放電信號的控制下，對所述輸出信號端進行放電，將所述輸出信號端的電位拉低至低電平；與所述上拉節點相連的復位模塊，所述復位模塊還與復位信號端和低電平電源信號端相連，所述復位模塊用于在所述復位信號端提供的復位信號和所述低電平電源信號端提供的低電平電源信號的控制下，對所述上拉節點的電位進行復位;下拉節點；與所述下拉節點相連的第二輸入模塊，所述第二輸入模塊還與所述上拉節點和所述低電平電源信號端相連，所述第二輸入模塊用于在所述上拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述下拉節點的電位進行第一次拉低；與所述下拉節點相連的噪聲控制模塊，所述噪聲控制模塊還與第二時鐘控制信號端相連，所述噪聲控制模塊用于在所述第二時鐘控制信號端提供的第二時鐘控制信號的控制下，對所述下拉節點的電位進行第二次拉低;與所述上拉節點相連的第一去噪模塊，所述第一去噪模塊還與所述下拉節點和所述低電平電源信號端相連，所述第一去噪模塊用于在所述下拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述上拉節點進行去噪;與所述輸出信號端相連的第二去噪模塊，所述第二去噪模塊還與所述下拉節點和所述低電平電源信號端相連，所述第二去噪模塊用于在所述下拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述輸出信號端進行去噪。
[0009]在本發明所提供的GOA單元電路中，增加了第一下拉模塊，將該第一下拉模塊與輸出信號端、第一時鐘控制信號端和放電信號端相連，在第一時鐘控制信號端提供的第一時鐘控制信號和放電信號端提供的放電信號的控制下，第一下拉模塊能夠對輸出信號端進行放電，將輸出信號端的電位拉低至低電平。由于放電信號端提供的放電信號的高電平高于輸入信號端提供的輸入信號的高電平，因此第一下拉模塊的放電效率高于上拉模塊的放電效率，從而將輸出信號端的電位拉低至低電平主要依賴第一下拉模塊，上拉模塊中開關管的尺寸得以減小，并且第一下拉模塊的高放電效率依賴于更高電平的放電信號，因此第一下拉模塊中開關管的尺寸不必很大，因此上拉模塊和第一下拉模塊中開關管的尺寸之和小于現有技術中單獨的上拉模塊中開關管的尺寸。由于開關管尺寸減小，因此其功耗和占用面積均減小，即整個GOA電路的功耗和占用面積減小。
[0010]本發明的第二方面提供了一種GOA單元電路的驅動方法，所述驅動方法用于驅動本發明的第一方面所述的GOA單元電路，所述驅動方法包括:一幀的時間依次包括輸入時段、輸出時段、放電時段和復位時段。
[0011]在所述輸入時段，輸入信號為高電平，所述第一輸入模塊開啟，所述上拉節點的電位被拉高，所述上拉模塊開啟，第一時鐘控制信號為低電平，所述輸出信號端輸出低電平；復位信號為低電平，所述復位模塊關閉；第二時鐘控制信號為高電平，所述噪聲控制模塊開啟，在所述上拉節點的高電位控制下，所述第二輸入模塊開啟，低電平電源信號通過所述第二輸入模塊輸入至所述下拉節點，將所述下拉節點的電位拉低，所述第一去噪模塊和所述第二去噪模塊關閉。
[0012]在所述輸出時段，所述上拉模塊保持開啟，第一時鐘控制信號變為高電平，所述上拉節點的電位被繼續拉高，且所述輸出信號端輸出高電平;輸入信號變為低電平，所述第一輸入模塊關閉，并且復位信號仍為低電平，所述復位模塊關閉；第二時鐘控制信號為低電平，所述噪聲控制模塊關閉，所述第二輸入模塊保持開啟，低電平電源信號繼續通過所述第二輸入模塊輸入至所述下拉節點，所述下拉節點的電位被繼續拉低，所述第一去噪模塊和所述第二去噪模塊關閉。
[0013]在所述放電時段，放電信號的高電平高于輸入信號的高電平，所述第一下拉模塊打開，第一時鐘控制信號變為低電平，所述輸出信號端的電位被拉低至低電平;輸入信號仍為低電平，所述第一輸入模塊關閉，所述上拉節點的電位有一定程度的下降，所述上拉模塊保持開啟，并且復位信號仍為低電平，所述復位模塊關閉；第二時鐘控制信號仍為低電平，所述噪聲控制模塊關閉，所述第二輸入模塊保持開啟，低電平電源信號繼續通過所述第二輸入模塊輸入至所述下拉節點，所述下拉節點的電位繼續保持低電平，所述第一去噪模塊和所述第二去噪模塊關閉。
[0014]在所述復位時段，復位信號變為高電平，所述復位模塊開啟，所述低電平電源信號通過所述復位模塊輸入至所述上拉節點，將所述上拉節點的電位拉低至低電平，所述上拉模塊關閉，所述輸出信號端仍然輸出低電平;輸入信號仍為低電平，所述第一輸入模塊關閉；第二時鐘控制信號變為高電平，所述噪聲控制模塊打開，在所述上拉節點的低電位控制下，所述第二輸入模塊關閉，所述下拉節點的電位變為高電平，所述第一去噪模塊和所述第二去噪模塊開啟，所述第一去噪模塊對所述上拉節點進行去噪，所述第二去噪模塊對所述輸出信號端進行去噪。
[0015]本發明所提供的GOA單元電路的驅動方法的有益效果與本發明所提供的GOA單元電路的有益效果相同，此處不再贅述。
[0016]本發明的第三方面提供了一種GOA電路，包括相互級聯的多個GOA電路單元，所述GOA電路單元為本發明的所述的GOA電路單元，在各級GOA電路單元中，上一級GOA電路單元的放電信號端與其后某一級GOA電路單元的上拉節點相連;奇數級GOA電路單元的第一時鐘控制信號端和第二時鐘控制信號端與第一組時鐘信號輸入線相連;在各奇數級GOA電路單元中，上一級GOA電路單元的輸出信號端與下一級GOA電路單元的輸入信號端相連，上一級GOA電路單元的復位信號端與下一級GOA電路單元的輸出信號端相連，第一級GOA電路單元的輸入信號端提供的輸入信號和最后一級GOA電路單元的復位信號端提供的復位信號由系統提供;偶數級GOA電路單元的第一時鐘控制信號端和第二時鐘控制信號端與第二組時鐘信號輸入線相連;在各偶數級GOA電路單元中，上一級GOA電路單元的輸出信號端與下一級GOA電路單元的輸入信號端，上一級GOA電路單元的復位信號端與下一級GOA電路單元的輸出信號端相連，第一級GOA電路單元的輸入信號端提供的輸入信號和最后一級GOA電路單元的復位信號端提供的復位信號由系統提供。
[0017]本發明所提供的GOA電路的有益效果與本發明所提供的GOA單元電路的有益效果相同，此處不再贅述。
【附圖說明】
[0018]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。
[0019]圖1為現有技術中的GOA單元電路的結構圖；
[0020]圖2為現有技術中GOA單元電路的工作時序圖；
[0021]圖3為現有技術中GOA電路中各GOA單元電路的級聯圖；
[0022]圖4為本發明實施例一所提供的GOA單元電路的基本結構圖一；
[0023]圖5為圖4所示出的GOA單元電路的具體結構圖；
[0024]圖6為本發明實施例一所提供的GOA單元電路的基本結構圖二；
[0025]圖7為圖6所示出的GOA單元電路的具體結構圖；
[0026]圖8為本發明實施例二所提供的GOA單元電路的控制時序圖；
[0027]圖9為本發明實施例三所提供的GOA電路中各GOA單元電路的級聯圖。
[0028]附圖標記說明:
[0029]100-G0A 電路；10-G0A 單元電路；
[0030]Ml?M9-第一開關管?第九開關管； C-電容；
[0031]PU-上拉節點；PD-下拉節點；
[0032]Input-輸入信號；CLK-第一時鐘控制信號；
[0033]CLKB-第二時鐘控制信號；Reset-復位信號；
[0034]VGL-低電平電源信號；Output-輸出信號；
[0035]D-放電信號；1-第一輸入模塊；
[0036]2-上拉模塊；3-第一下拉模塊；
[0037]4-復位模塊；5-第二輸入模塊；
[0038]6-噪聲控制模塊；7-第一去噪模塊；
[0039]8-第二去噪模塊；9-第二下拉模塊。
【具體實施方式】
[0040]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述。顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動的前提下所獲得的所有其它實施例，均屬于本發明保護的范圍。
[0041 ] 實施例一
[0042]正如【背景技術】所述，現有技術中的GOA電路存在功耗和占用面積大的缺點，本發明的發明人經研究發現，造成上述缺點的原因之一在于:
[0043]由于柵線上的電容負載相對GOA單元電路10內部的電容來說非常大，因此為了保證柵線的正常驅動和充電，需要GOA單元電路10中的第二開關管M2足夠大，一般情況下第二開關管M2的尺寸是GOA單元電路10中的其它開關管尺寸的數倍至數十倍。而在GOA單元電路10中，時鐘控制信號CLK是各GOA控制信號(包括輸入信號Input、復位信號Reset、低電平電源信號VGL等)中頻率最高的信號，因此GOA單元電路10的功耗中很大部分是由時鐘控制信號CLK上的電容負載，即第二開關管M2的寄生電容引起的，第二開關管M2的尺寸太大無疑會導致GOA電路100的功耗大幅增加。
[0044]并且，在復位階段t3，要求輸出信號Output能夠快速復位到低電平VGL，這一過程一般需要在幾微秒之內完成，否則本行像素會誤充入下一行像素的數據電壓，像素分辨率越高，這一過程所要求的時間越短。為了保證輸出信號Output能夠快速復位到低電平VGL，第九開關管M9的尺寸也要求足夠大，一般與第二開關管M2的大小接近，這導致第九開關管M9上的寄生電容增加，進而引起功耗的增加。
[0045]與此同時，第二開關管M2和第九開關管M9尺寸越大，GOA電路100的占用面積也就越大，導致顯示裝置的邊框較寬。
[0046]基于上述研究結果，在本實施例中，本發明的發明人提出了一種GOA單元電路，如圖4所示，該GOA單元電路10包括:上拉節點(以下稱PU點)、第一輸入模塊1、上拉模塊2、第一下拉模塊3、復位模塊4、下拉節點(以下稱H)點)、第二輸入模塊5、噪聲控制模塊6、第一去噪模塊7和第二去噪模塊8。它們之間的連接關系為:第一輸入模塊I與PU點相連，第一輸入模塊I還與輸入信號端(以下稱Input端)相連;上拉模塊2與PU點相連，上拉模塊2還與第一時鐘控制信號端(以下稱CLK端)和輸出信號端(以下稱Output端)相連；第一下拉模塊3與Output端相連，第一下拉模塊3還與CLK端和放電信號端(以下稱D端)相連;復位模塊4與PU點相連，復位模塊4還與復位信號端(以下稱Reset端)和低電平電源信號端(以下稱VGL端)相連;第二輸入模塊5與H)點相連，第二輸入模塊5還與PU點和VGL端相連;噪聲控制模塊6與PD點相連，噪聲控制模塊6還與第二時鐘控制信號端(以下稱CLKB端)相連;第一去噪模塊7與PU點相連，第一去噪模塊7還與PD點和VGL端相連;第二去噪模塊8與Output端相連，第二去噪模塊8還與H)點和VGL端相連。
[0047]上述各模塊的作用分別為:第一輸入模塊I用于在Input端提供的輸入信號Input的控制下，對上拉節點PU的電位進行第一次拉高。上拉模塊2用于在CLK端提供的第一時鐘控制信號CLK的控制下，對PU點的電位進行第二次拉高，并且將第一時鐘控制信號CLK的高電平傳遞至Output端并輸出。第一下拉模塊3用于在第一時鐘控制信號CLK和D端提供的放電信號D的控制下，對Output端進行放電，將Output端的電位拉低至低電平;其中，放電信號D的高電平高于輸入信號Input的高電平。復位模塊4用于在Reset端提供的復位信號Reset和VGL端提供的低電平電源信號VGL的控制下，對PU點的電位進行復位。第二輸入模塊5用于在PU點的高電位和低電平電源信號VGL的控制下，對H)點的電位進行第一次拉低。噪聲控制模塊6用于在CLKB端提供的第二時鐘控制信號CLKB的控制下，對H)點的電位進行第二次拉低。第一去噪模塊7用于在H)節點的高電位和低電平電源信號VGL的控制下，對PU節點進行去噪。第二去噪模塊8用于在PD節點的高電位和低電平電源信號VGL的控制下，對Output端進行去噪。
[0048]在上述GOA單元電路10中，當Output端輸出高電平的輸出信號Output后，需要將Output端的電位迅速拉低，本實施例通過在GOA單元電路10中增設第一下拉模塊3來將Output端的電位迅速拉低，拉低的過程為:由于在此階段內第一時鐘控制信號CLK為低電平，因此放電信號D為能夠控制第一下拉模塊3打開的高電平，利用高電平的放電信號D控制第一下拉模塊3打開，從而第一時鐘控制信號CLK的低電平通過第一下拉模塊3傳輸至Output端，將Output端的電位拉低。而在現有技術中，是通過第二開關管M2 (相當于本實施例中的上拉模塊2)將Output端的電位拉低的，控制第二開關管M2打開的PU點的電位最高只能達到輸入信號Input的高電平。由于本實施例中放電信號D的高電平高于輸入信號Input的高電平，因此第一下拉模塊3的放電效率高于現有技術中第二開關管M2的放電效率，也高于本實施例中上拉模塊2的放電效率。可見，將Output端的電位拉低主要依賴第一下拉模塊3，從而上拉模塊2中開關管的尺寸得以減小;并且第一下拉模塊3的高放電效率依賴于控制其自身打開的更高電平的放電信號D，因此第一下拉模塊3中開關管的尺寸不必很大，從而本實施例中上拉模塊2和第一下拉模塊3中開關管的尺寸之和小于現有技術中單獨的上拉模塊中開關管的尺寸。由于開關管尺寸減小，因此其功耗的占用面積均減小，從而整個GOA單元電路10的功耗和占用面積減小，有利于實現顯示裝置的低功耗和窄邊框。另外，在大屏拼接技術領域，顯示裝置的邊框變窄有利于減小拼接屏的接縫，提高拼接屏的顯示質量，因此本實施例所提供的方案相對于現有技術更適用于大屏拼接技術領域。
[0049]基于上述GOA單元電路10的方案，下面對本實施例所提供的GOA單元電路10的具體結構進行介紹。
[0050]如圖5所示，本實施例中GOA單元電路10的第一輸入模塊I可包括第一開關管Ml，該第一開關管Ml的控制端和輸入端均與Input端相連，輸出端與PU點相連。當Input端所提供的輸入信號Input為高電平時，第一開關管Ml打開，輸入信號Input的高電平傳輸至PU點，使HJ點的電位實現第一次拉高。
[0051 ]本實施例中GOA單元電路10的上拉模塊2可包括第二開關管M2和電容C，其中，第二開關管M2的控制端與PU點相連，輸入端與CLK端相連，輸出端與Output端相連；電容C的第一端與PU點相連，第二端與Output端相連。當點的電位被第一次拉高時，第二開關管M2打開，此時CLK端提供的第一時鐘控制信號CLK為高電平，電容C的第二端的電位變為高電平，即Output端的電位變為高電平;并且由于電容C的第二端的電位變為高電平，因此電容C的第一端的電位耦合至更高電位，從而PU點的電位實現第二次拉高。
[0052]本實施例中GOA單元電路10的第一下拉模塊3可包括第三開關管M3，該第三開關管M3的控制端與D端相連，輸入端與CLK端相連，輸出端與Output端相連。在Output端輸出高電平之后，需要將Output端的電位迅速拉低，此時D端提供的放電信號D為高電平，第三開關管M3打開，第一時鐘控制信號CLK為低電平，從而Output端的電位被拉低。由于放電信號D為高電平高于輸入信號Input的高電平，即第三開關管M3控制端的電壓高于第二開關管M2控制端的電壓，而第三開關管M3和第二開關管M2輸入端的電壓相同，對于開關管而言，控制端與輸入端之間的電壓差越大，其放電效率越高，因此第三開關管M3的放電效率高于第二開關管M2的放電效率，從而實現了將Output端的電位迅速拉低的效果。
[0053]本實施例中GOA單元電路10的復位模塊4可包括第四開關管M4，該第四開關管M4的控制端與Reset端相連，輸入端與VGL端相連，輸出端與PU點相連。在將Output端的電位迅速拉低后，需要對PU點的電位進行復位，此時Reset端提供的復位信號Reset為高電平，第四開關管M4打開，VGL端提供的低電平電源信號VGL通過第四開關管M4傳輸至PU點，從而HJ點的電位被拉低，完成復位。
[0054]本實施例中GOA單元電路10的第二輸入模塊5可包括第五開關管M5，該第五開關管M5的控制端與PU點相連，輸入端與VGL端相連，輸出端與H)點相連。本實施例中GOA單元電路1的噪聲控制模塊6可包括第六開關管M6，該第六開關管M6的控制端和輸入端均與CLKB端相連，輸出端與F1D點相連。當PU點的電位被第一次拉高時，第五開關管M5打開，低電平電源信號VGL通過第五開關管M5傳輸至PD點，此時CLKB端提供的第二時鐘控制信號CLKB為高電平，第六開關管M6打開，第二時鐘控制信號CLKB的高電平通過第六開關管M6傳輸至H)點，從而實現H)點的電位的第一次拉低。當PU點的電位被第二次拉高時，第五開關管M5仍然打開，低電平電源信號VGL通過第五開關管M5傳輸至PD點，此時CLKB端提供的第二時鐘控制信號CLKB為低電平，第六開關管M6關閉，從而實現H)點的電位的第二次拉低。
[0055]本實施例中GOA單元電路10的第一去噪模塊7可包括第七開關管M7，該第七開關管M7的控制端與PD點相連，輸入端與VGL端相連，輸出端與HJ點相連。在PU點的電位結束高電平之后，需要對PU點進行去噪，以避免PU點噪聲積累，PU點的電位升高，上拉模塊2誤打開。去噪時，PU點的電位為低電平，第二輸入模塊5關閉，第二時鐘控制信號CLKB為高電平，噪聲控制模塊6打開，F1D點的電位被拉高，第七開關管M7打開，低電平電源信號VGL通過第七開關管M7輸入至PU點，PU點的電位為低電平，實現對PU點的去噪。
[0056]本實施例中GOA單元電路10的第二去噪模塊8可包括第八開關管M8，該第八開關管M8的控制端與Reset端相連，輸入端與VGL端相連，輸出端與Output端相連。在Output端結束高電平的輸出，并且其電位被迅速拉低至低電平之后，需要對Output端進行去噪，以避免Output端噪聲積累，Output端電位升高，引起相應柵線打開，導致相應像素誤充電。去噪時，PU點的電位為低電平，第二輸入模塊5關閉，第二時鐘控制信號CLKB為高電平，噪聲控制模塊6打開，PD點的電位被拉高，第八開關管M8打開，低電平電源信號VGL通過第八開關管M8輸入至Output端，Output端的電位為低電平，實現對Output端的去噪。
[0057]若本實施例所提供的GOA單元電路10中的各模塊均采用上述各模塊的具體結構，SPGOA單元電路10的結構為圖5所示出的結構，則該GOA單元電路10不僅能夠減小功耗和占用面積，而且該GOA單元電路10中所含開關管的數量相對于現有技術并沒有增加，這也有利于減小功耗和占用面積。
[°°58]如圖6所示，在本實施例所提供的GOA單元電路10中，為了能夠將Output端的電位更快速地拉低，可設置第二下拉模塊9，將該第二下拉模塊9與Output端相連，并將該第二下拉模塊9與Reset端和VGL端相連。該第二下拉模塊9用于在復位信號Reset和低電平電源信號VGL的控制下，將低電平電源信號VGL傳遞至Output端并輸出，從而加速將Output端的電位拉低。
[0059]如圖7所示，對于上述第二下拉模塊9的方案，第二下拉模塊9具體可包括第九開關管M9，該第九開關管M9的控制端與Reset端相連，輸入端與VGL端相連，輸出端與Output端相連。當需要Output端的電位快速拉低時，復位信號Reset為高電平，第九開關管M9打開，低電平電源信號VGL通過第九開關管M9傳輸至Output端，從而加速將Output端的電位拉低。
[0060]實施例二
[0061]本實施例提供了一種GOA單元電路的驅動方法，參見圖4和圖8，該驅動方法用于驅動實施例一所述的GOA單元電路10，該驅動方法包括:一幀的時間依次包括輸入時段tl、輸出時段t2、放電時段t3和復位時段t4。
[0062]在輸入時段tl，輸入信號Input為高電平，第一輸入模塊I開啟，PU點的電位被拉高，上拉模塊2開啟，第一時鐘控制信號CLK為低電平，Output端輸出低電平。同時，復位信號Reset為低電平，復位模塊4關閉。第二時鐘控制信號CLKB為高電平，噪聲控制模塊6開啟，在HJ點的高電位控制下，第二輸入模塊5開啟，低電平電源信號VGL通過第二輸入模塊5輸入至ro點，將ro點的電位拉低，第一去噪模塊7和第二去噪模塊8關閉。
[0063]在輸出時段t2，上拉模塊2保持開啟，第一時鐘控制信號CLK變為高電平，PU點的電位被繼續拉高，且Output端輸出高電平。同時，輸入信號Input變為低電平，第一輸入模塊I關閉，并且復位信號Reset仍為低電平，復位模塊4關閉。第二時鐘控制信號CLKB為低電平，噪聲控制模塊6關閉，第二輸入模塊5保持開啟，低電平電源信號VGL繼續通過第二輸入模塊5輸入至ro點，ro點的電位被繼續拉低，第一去噪模塊7和第二去噪模塊8關閉。
[0064]在放電時段t3，放電信號D的高電平高于輸入信號Input的高電平，第一下拉模塊3打開，第一時鐘控制信號CLK變為低電平，Output端的電位被拉低至低電平。同時，輸入信號Input仍為低電平，第一輸入模塊I關閉，PU點的電位有一定程度的下降，上拉模塊2保持開啟，并且復位信號Reset仍為低電平，復位模塊4關閉。第二時鐘控制信號CLKB仍為低電平，噪聲控制模塊6關閉，第二輸入模塊5保持開啟，低電平電源信號VGL繼續通過第二輸入模塊5輸入至H)點，H)點的電位繼續保持低電平，第一去噪模塊7和第二去噪模塊8關閉。
[0065]在復位時段t4，復位信號Reset變為高電平，復位模塊4開啟，低電平電源信號VGL通過復位模塊4輸入至PU點，將PU點的電位拉低至低電平，上拉模塊2關閉，Output端仍然輸出低電平。同時，輸入信號Input仍為低電平，第一輸入模塊I關閉。第二時鐘控制信號CLKB變為高電平，噪聲控制模塊6打開，在PU點的低電位控制下，第二輸入模塊5關閉，H)點的電位變為高電平，第一去噪模塊7和第二去噪模塊8開啟，第一去噪模塊7對PU點進行去噪，第二去噪模塊8對Output端進行去噪。
[0066]在上述GOA單元電路10的驅動方法中，在放電時段13，利用第一下拉模塊3來將Output端的電位迅速拉低，由于控制第一下拉模塊3打開的放電信號D的高電平高于輸入信號Input的高電平，因此第一下拉模塊3的放電效率高于現有技術中第二開關管M2的放電效率，也高于本實施例中上拉模塊2的放電效率，從而上拉模塊2中開關管的尺寸得以減小，并且第一下拉模塊3中開關管的尺寸不必很大，進而上拉模塊2和第一下拉模塊3中開關管的尺寸之和小于現有技術中單獨的上拉模塊中開關管的尺寸，減小了 GOA單元電路10的功耗和占用面積。
[0067]下面結合具體的電路結構對本實施例所提供的驅動方法進行介紹，參見圖5和圖8，本實施例所提供的驅動方法包括:
[0068]在輸入時段tl，輸入信號Input為高電平，第一開關管Ml開啟，PU點的電位被拉高，第二開關管M2開啟，第一時鐘控制信號CLK為低電平，Output端輸出低電平。復位信號Reset為低電平，第四開關管M4關閉。第二時鐘控制信號CLKB為高電平，第六開關管M6開啟，在PU點的高電位控制下，第五開關管M5開啟，低電平電源信號VGL通過第五開關管M5輸入至PD點，將H)點的電位拉低，第七開關管M7和第八開關管M8關閉。
[0069]在輸出時段t2，第二開關管M2保持開啟，第一時鐘控制信號CLK變為高電平，PU點的電位被繼續拉高，且Output端輸出高電平。輸入信號Input變為低電平，第一開關管Ml關閉，并且復位信號Reset仍為低電平，第四開關管M4關閉。第二時鐘控制信號CLKB為低電平，第六開關管M6關閉，第五開關管M5保持開啟，低電平電源信號VGL繼續通過第五開關管M5輸入至ro點，ro點的電位被繼續拉低，第七開關管M7和第八開關管M8關閉。
[0070]在放電時段t3，放電信號D的高電平高于輸入信號Input的高電平，第三開關管M3打開，第一時鐘控制信號CLK變為低電平，Output端的電位被拉低至低電平。輸入信號Input仍為低電平，第一開關管Ml關閉，PU點的電位有一定程度的下降，第二開關管M2保持開啟，并且復位信號Reset仍為低電平，第四開關管M4關閉。第二時鐘控制信號CLKB仍為低電平，第六開關管M6關閉，第五開關管M5保持開啟，低電平電源信號VGL繼續通過第五開關管M5輸入至H)點，H)點的電位繼續保持低電平，第七開關管M7和第八開關管M8關閉。
[0071]在復位時段t4，復位信號Reset變為高電平，第四開關管M4開啟，低電平電源信號VGL通過第四開關管M4輸入至PU點，將PU點的電位拉低至低電平，第二開關管M2關閉，Output端仍然輸出低電平。輸入信號Input仍為低電平，第一開關管Ml關閉。第二時鐘控制信號CLKB變為高電平，第六開關管M6打開，在PU點的低電位控制下，第五開關管M5關閉，PD點的電位變為高電平，第七開關管M7和第八開關管M8開啟，第七開關管M7對PU點進行去噪，第八開關管M8對Output端進行去噪。
[0072]在上述具體結構的GOA單元電路10的驅動方法中，在放電時段t3，第三開關管M3控制端的電壓為放電信號D，而第二開關管M2控制端的電壓為PU點電壓，此時PU點電壓不超過輸入信號Input。由于此時放電信號D的高電平高于輸入信號Input的高電平，對于開關管而言，控制端的電壓越高，其放電速度越快，因此第三開關管M3的放電效率大于第二開關管M2的放電效率，第三開關管M3能夠迅速將Output端的電位拉低，從而第二開關管M2的尺寸得以減小，并且由于第三開關管M3控制端的電壓較高，因此第三開關管M3的尺寸不必很大就能夠保證較快的放電效率。經過模擬，當Output端的電位的下降時間相同時，采用本實施例的方案第二開關管M2和第三開關管M3的尺寸之和，能夠比現有技術中單獨的第二開關管M2尺寸減小20%以上，從而大幅度的降低了GOA單元電路10的功耗的占用面積，有利于實現顯示裝置的低功耗和窄邊框。
[0073]如圖6所示，當本實施例所提供的驅動方法適用的GOA單元電路10還包括第二下拉模塊9時，所述驅動方法還包括:在復位時段t4，復位信號Reset為高電平，第二下拉模塊9開啟，低電平電源信號VGL傳遞至Output端并輸出。在輸入時段tl、輸出時段t2和放電時段t3，復位信號Reset為低電平，第二下拉模塊9關閉。在復位時段t4開啟第二下拉模塊9，可進一步加快Output端的電位拉低至低電平的速度。如圖7所示，對于第二下拉模塊9包括第九開關管M9的方案，相應的驅動過程具體為:在復位時段t4，復位信號Reset為高電平，第九開關管M9開啟，低電平電源信號VGL傳遞至Output端并輸出。在輸入時段tl、輸出時段t2和放電時段t3，復位信號Reset為低電平，第九開關管M9關閉。
[0074]實施例三
[0075]基于實施例一，如圖9所示，本實施例提供了一種GOA電路100，該GOA電路100包括相互級聯的多個GOA電路單元10，所述GOA電路單元10為如實施例一所述的GOA電路單元10。GOA電路100中各GOA電路單元1的級聯方式為:
[0076]在各級GOA電路單元10中，上一級GOA電路單元10的D端與其后某一級GOA電路單元的PU點相連。
[0077]奇數級GOA電路單元的CLK端和CLKB端與第一組時鐘信號輸入線(CLK1和CLKB1)相連。在各奇數級GOA電路單元中，上一級GOA電路單元的Output端與下一級GOA電路單元的Input端，上一級GOA電路單元的Reset端與下一級GOA電路單元的Output端相連，第一級GOA電路單元的Input端提供的輸入信號Input和最后一級GOA電路單元的Reset端提供的復位f目號Reset由系統提供。
[0078]偶數級GOA電路單元的CLK端和CLKB端與第二組時鐘信號輸入線(CLK2和CLKB2)相連。在各偶數級GOA電路單元中，上一級GOA電路單元的Output端與下一級GOA電路單元的Input端，上一級GOA電路單元的Reset端與下一級GOA電路單元的Output端相連，第一級GOA電路單元的Input端提供的輸入信號Input和最后一級GOA電路單元的Reset端提供的復位f目號Reset由系統提供。
[0079]需要說明的是，本實施例中所述的“系統”是指顯示裝置中的電源系統。
[0080]由于上述GOA電路100所包括的GOA單元電路10為實施例一所提供的GOA單元電路，該GOA單元電路具有功耗低和占用面積小的優點，因此由這種GOA單元電路級聯構成的GOA電路100也具有功耗低和占用面積小的優點。
[0081]需要指出的是，在上述GOA電路100中，采用兩組時鐘控制信號分別控制奇數級和偶數級GOA單元電路，使得相鄰的兩級GOA單元電路的PU波形交疊，從而可利用上一級GOA電路單元之后某一級GOA電路單元的PU點為上一級GOA電路單元的D端提供高電平的放電信號D。這樣有效利用上一級GOA電路單元之后某一級GOA電路單元的PU點為上一級GOA電路單元的D端提供高電平的放電信號D，無需系統額外為各級GOA電路單元的D端提供高電平的放電信號，即節省了功耗，又簡化了 GOA電路100的結構。
[0082]基于上述技術方案，優選的，請再次參見圖9，可將上一級GOA電路單元的D端與下一級GOA電路單元的PU點相連。結合圖8，PU波形可視為上一級GOA單元電路的PU波形，D波形可視為下一級GOA電路單元的PU波形，可見下一級GOA電路單元的PU波形較上一級GOA單元電路的HJ波形晚半個CLK高電平結束，因此當上一級GOA電路單元處于放電時段t3時，下一級GOA電路單元的PU點的電位正好被拉高至最高電平，約為兩倍的VGH(高電平電源信號的電壓)，從而上一級GOA電路單元的D端電位約為兩倍的VGH。以GOA電路單元的結構為圖5所示的結構為例，說明上一級GOA電路單元中第三開關管M3控制端電位約為兩倍的VGH，而此時上一級GOA電路單元中PU點的電位已經下降，約為一倍的VGH，即輸入信號Input的高電平，也就是說，上一級GOA電路單元中第二開關管M2控制端電位僅為一倍的VGH，可見第三開關管M3控制端電位遠高于第二開關管M2控制端電位，從而第三開關管M3的放電速率遠高于第二開關管M2的放電速率，使得第二開關管M2和第三開關管M3的尺寸之和相對于現有技術中單獨第二開關管M2的尺寸減小，這意味著整個GOA電路100的功耗和占用面積減小，有利于實現顯示裝置的低功耗和窄邊框。
[0083]以上所述僅為本發明的【具體實施方式】，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應以所述權利要求的保護范圍為準。
【主權項】
1.一種GOA單元電路，其特征在于，所述GOA單元電路包括: 上拉節點； 與所述上拉節點相連的第一輸入模塊，所述第一輸入模塊還與輸入信號端相連，所述第一輸入模塊用于在所述輸入信號端提供的輸入信號的控制下，對所述上拉節點的電位進行第一次拉高； 與所述上拉節點相連的上拉模塊，所述上拉模塊還與第一時鐘控制信號端和輸出信號端相連，所述上拉模塊用于在所述第一時鐘控制信號端提供的第一時鐘控制信號的控制下，對所述上拉節點的電位進行第二次拉高，并且將所述第一時鐘控制信號的高電平傳遞至所述輸出信號端并輸出； 與所述輸出信號端相連的第一下拉模塊，所述第一下拉模塊還與所述第一時鐘控制信號端和放電信號端相連，所述放電信號端提供的放電信號的高電平高于所述輸入信號端提供的輸入信號的高電平，所述第一下拉模塊用于在所述第一時鐘控制信號端提供的第一時鐘控制信號和所述放電信號端提供的放電信號的控制下，對所述輸出信號端進行放電，將所述輸出信號端的電位拉低至低電平； 與所述上拉節點相連的復位模塊，所述復位模塊還與復位信號端和低電平電源信號端相連，所述復位模塊用于在所述復位信號端提供的復位信號和所述低電平電源信號端提供的低電平電源信號的控制下，對所述上拉節點的電位進行復位； 下拉節點； 與所述下拉節點相連的第二輸入模塊，所述第二輸入模塊還與所述上拉節點和所述低電平電源信號端相連，所述第二輸入模塊用于在所述上拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述下拉節點的電位進行第一次拉低； 與所述下拉節點相連的噪聲控制模塊，所述噪聲控制模塊還與第二時鐘控制信號端相連，所述噪聲控制模塊用于在所述第二時鐘控制信號端提供的第二時鐘控制信號的控制下，對所述下拉節點的電位進行第二次拉低； 與所述上拉節點相連的第一去噪模塊，所述第一去噪模塊還與所述下拉節點和所述低電平電源信號端相連，所述第一去噪模塊用于在所述下拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述上拉節點進行去噪； 與所述輸出信號端相連的第二去噪模塊，所述第二去噪模塊還與所述下拉節點和所述低電平電源信號端相連，所述第二去噪模塊用于在所述下拉節點的高電位和所述低電平電源信號端提供的低電平電源信號的控制下，對所述輸出信號端進行去噪。2.根據權利要求1所述的GOA單元電路，其特征在于，所述第一輸入模塊包括第一開關管，所述第一開關管的控制端和輸入端均與所述輸入信號端相連，輸出端與所述上拉節點相連。3.根據權利要求1所述的GOA單元電路，其特征在于，所述上拉模塊包括: 第二開關管，所述第二開關管的控制端與所述上拉節點相連，輸入端與所述第一時鐘控制信號端相連，輸出端與所述輸出信號端相連； 電容，所述電容的第一端與所述上拉節點相連，第二端與所述輸出信號端相連。4.根據權利要求1所述的GOA單元電路，其特征在于，所述第一下拉模塊包括第三開關管，所述第三開關管的控制端與所述放電信號端相連，輸入端與所述第一時鐘控制信號端相連，輸出端與所述輸出信號端相連。5.根據權利要求1所述的GOA單元電路，其特征在于，所述復位模塊包括第四開關管，所述第四開關管的控制端與所述復位信號端相連，輸入端與所述低電平電源信號端相連，輸出端與所述上拉節點相連。6.根據權利要求1所述的GOA單元電路，其特征在于，所述第二輸入模塊包括第五開關管，所述第五開關管的控制端與所述上拉節點相連，輸入端與所述低電平電源信號端相連，輸出端與所述下拉節點相連。7.根據權利要求1所述的GOA單元電路，其特征在于，所述噪聲控制模塊包括第六開關管，所述第六開關管的控制端和輸入端均與所述第二時鐘控制信號端相連，輸出端與所述下拉節點相連。8.根據權利要求1所述的GOA單元電路，其特征在于，所述第一去噪模塊包括第七開關管，所述第七開關管的控制端與所述下拉節點相連，輸入端與所述低電平電源信號端相連，輸出端與所述上拉節點相連。9.根據權利要求1所述的GOA單元電路，其特征在于，所述第二去噪模塊包括第八開關管，所述第八開關管的控制端與所述復位信號端相連，輸入端與所述低電平電源信號端相連，輸出端與所述輸出信號端相連。10.根據權利要求1?9任一項所述的GOA單元電路，其特征在于，所述GOA單元電路還包括與所述輸出信號端相連的第二下拉模塊，所述第二下拉模塊還與所述復位信號端和所述低電平電源信號端相連，所述第二下拉模塊用于在所述復位信號端提供的復位信號和所述低電平電源信號端提供的低電平電源信號的控制下，將所述低電平電源信號傳遞至所述輸出信號端并輸出。11.根據權利要求10所述的GOA單元電路，其特征在于，所述第二下拉模塊包括第九開關管，所述第九開關管的控制端與所述復位信號端相連，輸入端與所述低電平電源信號端相連，輸出端與所述輸出信號端相連。12.—種GOA單元電路的驅動方法，其特征在于，所述驅動方法用于驅動權利要求1?11任一項所述的GOA單元電路，所述驅動方法包括:一幀的時間依次包括輸入時段、輸出時段、放電時段和復位時段； 在所述輸入時段，輸入信號為高電平，所述第一輸入模塊開啟，所述上拉節點的電位被拉高，所述上拉模塊開啟，第一時鐘控制信號為低電平，所述輸出信號端輸出低電平;復位信號為低電平，所述復位模塊關閉；第二時鐘控制信號為高電平，所述噪聲控制模塊開啟，在所述上拉節點的高電位控制下，所述第二輸入模塊開啟，低電平電源信號通過所述第二輸入模塊輸入至所述下拉節點，將所述下拉節點的電位拉低，所述第一去噪模塊和所述第二去噪模塊關閉； 在所述輸出時段，所述上拉模塊保持開啟，第一時鐘控制信號變為高電平，所述上拉節點的電位被繼續拉高，且所述輸出信號端輸出高電平;輸入信號變為低電平，所述第一輸入模塊關閉，并且復位信號仍為低電平，所述復位模塊關閉；第二時鐘控制信號為低電平，所述噪聲控制模塊關閉，所述第二輸入模塊保持開啟，低電平電源信號繼續通過所述第二輸入模塊輸入至所述下拉節點，所述下拉節點的電位被繼續拉低，所述第一去噪模塊和所述第二去噪模塊關閉； 在所述放電時段，放電信號的高電平高于輸入信號的高電平，所述第一下拉模塊打開，第一時鐘控制信號變為低電平，所述輸出信號端的電位被拉低至低電平;輸入信號仍為低電平，所述第一輸入模塊關閉，所述上拉節點的電位有一定程度的下降，所述上拉模塊保持開啟，并且復位信號仍為低電平，所述復位模塊關閉；第二時鐘控制信號仍為低電平，所述噪聲控制模塊關閉，所述第二輸入模塊保持開啟，低電平電源信號繼續通過所述第二輸入模塊輸入至所述下拉節點，所述下拉節點的電位繼續保持低電平，所述第一去噪模塊和所述第二去噪模塊關閉； 在所述復位時段，復位信號變為高電平，所述復位模塊開啟，所述低電平電源信號通過所述復位模塊輸入至所述上拉節點，將所述上拉節點的電位拉低至低電平，所述上拉模塊關閉，所述輸出信號端仍然輸出低電平;輸入信號仍為低電平，所述第一輸入模塊關閉；第二時鐘控制信號變為高電平，所述噪聲控制模塊打開，在所述上拉節點的低電位控制下，所述第二輸入模塊關閉，所述下拉節點的電位變為高電平，所述第一去噪模塊和所述第二去噪模塊開啟，所述第一去噪模塊對所述上拉節點進行去噪，所述第二去噪模塊對所述輸出ig號端進行去噪。13.根據權利要求12所述的GOA單元電路的驅動方法，其特征在于，所述驅動方法用于驅動權利要求10或11所述的GOA單元電路，所述驅動方法還包括: 在所述復位時段，復位信號為高電平，所述第二下拉模塊開啟，所述低電平電源信號傳遞至所述輸出信號端并輸出； 在所述輸入時段、所述輸出時段和所述放電時段，所述復位信號為低電平，所述第二下拉模塊關閉。14.一種GOA電路，包括相互級聯的多個GOA電路單元，其特征在于，所述GOA電路單元為如權利要求1?11任一項所述的GOA電路單元，在各級GOA電路單元中， 上一級GOA電路單元的放電信號端與其后某一級GOA電路單元的上拉節點相連； 奇數級GOA電路單元的第一時鐘控制信號端和第二時鐘控制信號端與第一組時鐘信號輸入線相連;在各奇數級GOA電路單元中，上一級GOA電路單元的輸出信號端與下一級GOA電路單元的輸入信號端相連，上一級GOA電路單元的復位信號端與下一級GOA電路單元的輸出信號端相連，第一級GOA電路單元的輸入信號端提供的輸入信號和最后一級GOA電路單元的復位信號端提供的復位信號由系統提供； 偶數級GOA電路單元的第一時鐘控制信號端和第二時鐘控制信號端與第二組時鐘信號輸入線相連;在各偶數級GOA電路單元中，上一級GOA電路單元的輸出信號端與下一級GOA電路單元的輸入信號端，上一級GOA電路單元的復位信號端與下一級GOA電路單元的輸出信號端相連，第一級GOA電路單元的輸入信號端提供的輸入信號和最后一級GOA電路單元的復位信號端提供的復位信號由系統提供。15.根據權利要求14所述的GOA電路，其特征在于，上一級GOA電路單元的放電信號端與下一級GOA電路單元的上拉節點相連。
【文檔編號】G09G3/20GK105869563SQ201610370694
【公開日】2016年8月17日
【申請日】2016年5月30日
【發明人】張元波, 陳帥
【申請人】京東方科技集團股份有限公司