顯示裝置及其驅動方法
【技術領域】
[0001]本發明涉及顯示裝置及其驅動方法，更詳細地說，涉及抑制構成周邊電路的晶體管的閾值電壓的偏移的技術。
[0002]本申請基于2013年4月25日于日本申請的特愿2013 — 092425號主張優先權，將其內容引用于此。
【背景技術】
[0003]近年來，在有源矩陣型的顯示裝置中，所謂的單片電路技術已經普及，所述單片電路是在同一玻璃基板上形成像素用TFT (Thin Film Transistor:薄膜晶體管)以及周邊電路用TFT，上述像素用TFT用于對像素注入電荷，上述周邊電路用TFT構成用于驅動與像素用TFT連接的掃描線或信號線的驅動電路等周邊電路。
[0004]這種顯示裝置所具備的驅動電路的作為輸出晶體管使用的TFT的柵極電極被施加較高的電壓應力。由于該電壓應力，作為TFT的電特性之一的柵極閾值電壓(以下稱為“閾值電壓”)偏移。由于電壓應力而產生的TFT的閾值電壓的偏移是由于電子被困在該TFT的柵極絕緣膜中。若構成驅動電路的TFT的閾值電壓顯著偏移，則有可能不能夠將電荷充分地注入到像素中，顯示裝置的顯示性能下降。
[0005]作為試圖解決這種問題的現有技術，在特開2006 - 174294號公報(專利文獻I)中記載有設置有用于調整TFT的閾值電壓的偏移(變動、偏差)的背柵極的雙柵極結構的TFT0根據該現有技術，基于預先通過實驗求出的控制電壓和閾值電壓的關系，對背柵極施加與閾值電壓的變動同極性的控制電壓，從而調整TFT的閾值電壓的變動。
[0006]現有技術文獻
[0007]專利文獻
[0008]專利文獻1:特開2006 - 174294號公報
【發明內容】
[0009]發明要解決的問題
[0010]然而，雖然根據專利文獻I所記載的技術能夠基于預先通過實驗求出的控制電壓和閾值電壓的關系對TFT的閾值電壓的偏移進行調整和補償，但是，例如在其閾值電壓的偏移量大的情況下，需要對背柵極施加高達幾十V(伏特)的電壓。而且，必須根據TFT的閾值電壓的偏移程度調整施加到背柵極的電壓。
[0011]本發明是鑒于上述問題完成的，其目的在于，提供能夠減小構成驅動電路的晶體管的閾值電壓的偏移、抑制顯示性能的下降的顯示裝置及其驅動方法。
[0012]用于解決問題的方案
[0013]為了解決上述問題，本發明的一個方式是具有如下構成的顯示裝置，該構成具備:顯示部，其包括排列成矩陣狀的多個像素部；驅動部，其具有用于驅動與構成上述顯示部的像素部連接的掃描線的輸出晶體管；以及控制部，其在顯示期間將用于使上述顯示部顯示圖像的信號提供給上述驅動部，在顯示中止期間控制上述輸出晶體管的偏置狀態，使得在上述顯示期間升高了的上述輸出晶體管的閾值電壓的絕對值減小。
[0014]為了解決上述問題，本發明的一個方式是顯示裝置的驅動方法，該顯示裝置具備:顯示部，其包括排列成矩陣狀的多個像素部；驅動部，其具有用于驅動與構成上述顯示部的像素部連接的掃描線的輸出晶體管；以及控制部，其在顯示期間將用于使上述顯示部顯示圖像的信號提供給上述驅動部，上述驅動方法具有包括以下步驟的構成:上述控制部在顯示中止期間控制上述輸出晶體管的偏置狀態，使得在上述顯示期間中發生變動的上述輸出晶體管的閾值電壓的絕對值減小。
_5]發明效果
[0016]根據本發明的一個方式，能夠抑制構成驅動電路的晶體管的閾值電壓的偏移。
【附圖說明】
[0017]圖1是表示本發明的第I實施方式的顯示裝置的構成的一例的概略框圖。
[0018]圖2是表示第I實施方式中的移位寄存電路的構成的一例的概略框圖。
[0019]圖3是表示第I實施方式中的移位寄存單元電路的構成的一例的電路圖。
[0020]圖4是表示第I實施方式中的信號線驅動電路的構成的一例的概略框圖。
[0021]圖5是用于說明第I實施方式中的信號線驅動電路的升壓動作的說明圖。
[0022]圖6是表示第I實施方式中的移位寄存電路的動作的一例的時序圖。
[0023]圖7是表示第I實施方式中的移位寄存單元電路的動作的一例的時序圖。
[0024]圖8A是用于說明第I實施方式中的TFT的閾值電壓發生變動的機制(閾值電壓的升高機制)的第I說明圖。
[0025]圖8B是用于說明第I實施方式中的TFT的閾值電壓發生變動的機制(閾值電壓的升高機制)的第I說明圖。
[0026]圖9A是用于說明第I實施方式中的TFT的閾值電壓發生變動的機制(閾值電壓的降低機制)的第I說明圖。
[0027]圖9B是用于說明第I實施方式中的TFT的閾值電壓發生變動的機制(閾值電壓的降低機制)的第2說明圖。
[0028]圖10是表示構成第I實施方式的移位寄存電路的晶體管的特性的一例的特性圖。
[0029]圖11是表示第2實施方式中的移位寄存電路的動作的一例的時序圖。
[0030]圖12是表示第3實施方式中的移位寄存電路的動作的一例的時序圖。
[0031]圖13是表示第4實施方式中的移位寄存電路的動作的一例的時序圖。
[0032]圖14是表示第5實施方式中的移位寄存電路的動作的一例的時序圖。
[0033]圖15是表示第6實施方式中的移位寄存電路的動作的一例的時序圖。
[0034]圖16是表示第7實施方式中的移位寄存電路的動作的一例的時序圖。
[0035]圖17是表示第8實施方式中的移位寄存電路的動作的一例的時序圖。
[0036]圖18是表示第9實施方式中的移位寄存電路的動作的一例的時序圖。
[0037]圖19是表示構成第10實施方式中的移位寄存電路的晶體管的結構(雙柵極結構)的一例的截面圖。
[0038]圖20是表示第10實施方式中的移位寄存電路的動作的一例的時序圖。
[0039]圖21是示意性地表示第10實施方式的雙柵極結構的晶體管的閾值的變化的一例的圖。
[0040]圖22是用于說明第11實施方式的便攜終端裝置的動作的一例的流程圖。
【具體實施方式】
[0041][第I實施方式](構成的說明)
[0042]說明本發明的第I實施方式的顯示裝置100的構成。
[0043]圖1是表示本發明的第I實施方式的顯示裝置100的構成的一例的概略框圖。如圖1所示，顯示裝置100是有源矩陣型的液晶顯示裝置，具備:顯示部110、掃描線驅動電路(驅動部)120、信號線驅動電路130、顯示控制電路(控制部)140。
[0044]顯示部110具備:多根信號線SL1，SL2,…，SLm(m:自然數)，其配置于水平線方向；多根掃描線GL1，GL2,…，GLn (η:自然數)，其配置于垂直線方向；以及多個像素部ΡΙΧ。
[0045]像素部PIX以位于信號線SL1，SL2,…，SLm和掃描線GL1，GL2,…，GLn的交叉點的方式配置成矩陣狀，形成顯示裝置100的顯示區域。并且，多個像素部PIX分別具備:液晶材料(未圖示)，其配置于2個基板之間；像素用TFT (Thin Film Transistor:薄膜晶體管)114，其設置于基板上；像素電容部115，其由上述液晶材料形成；以及共用電極(透明電極)Tcom。
[0046]像素用TFTl 14的柵極連接于通過上述交叉點的掃描線GLp (p:滿足I彡p彡η的任意整數)，源極連接于信號線SLq (q:滿足KqSm的任意整數)，漏極連接于像素電容部115的第I端子。像素電容部115的第2端子為共用端子Tcom。像素電容部115保持與基于在顯示裝置100中顯示視頻(圖像)的數據信號的各像素值(灰度值)相對應的電壓。
[0047]在本實施方式中，像素用TFT114為N溝道型場效應晶體管。
[0048]像素用TFT114不限于薄膜晶體管，可以是任意種類的晶體管。
[0049]像素用TFT114的半導體層的材料能夠使用氧化物半導體。氧化物半導體層例如是In — Ga — Zn — O系的半導體層。氧化物半導體層例如包括In — Ga — Zn — O系的半導體。此處，In — Ga — Zn — O系半導體是In (銦)、Ga (鎵)、Zn (鋅)的三元系氧化物，In、Ga以及Zn的比例(組成比)沒有特別限定，例如包括In -Ga -Zn = 2:2:1、In -Ga -Zn=I:1:l、In:Ga:Zn = I:1:2等。在本實施方式中，例如使用以1:1:1的比例包含In、Ga以及Zn的In — Ga — Zn — O系半導體膜。
[0050]具有In — Ga — Zn — O系半導體層的TFT具有高迀移率(大于a — SiTFT的20倍)以及低泄漏電流(不到a - SiTFT的100分之I)，因此適合用作驅動TFT和像素TFT。若使用具有In — Ga — Zn — O系半導體層的TFT，則能大幅降低顯示裝置的消耗功率。
[0051]In-Ga-Zn-O系半導體可以是非晶質，也可以包含結晶質部分，具有結晶性。優選結晶質In — Ga — Zn — O系半導體是c軸與層面大致垂直地進行取向的結晶質In —Ga-Zn-O系半導體。這種In — Ga — Zn — O系半導體的結晶結構例如已被特開2012 —134475號公報公開。本說明書中引用特開2012 — 134475號公報的所有公開內容作為參考。
[0052]氧化物半導體層也可以包括其它氧化物半導體來取代In — Ga — Zn — O系半導體。例如可以包括Zn — O系半導體(ZnO)、In — Zn — O系半導體(ΙΖ0 (注冊商標))、Zn —Ti 一 O系半導體(ZTO)、Cd - Ge 一 O系半導體、Cd 一 Pb 一 O系半導體、Cd0(氧化鎘)、Mg — Zn — O 系半導體、In-Sn— Zn— O 系半導體(例如 ln203— SnO 2- ZnO)、In — Ga —Sn 一 O系半導體等。
[0053]后述的周邊電路用TFT等也是同樣的。
[0054]掃描線驅動電路120具備移位寄存電路121，是將掃描信號(后述的柵極信號Gl, G2,…Gn)從移位寄存電路121依次提供給掃描線GL1，GL2,…，GLn的電路。響應于掃描信號，像素部PIX按水平線單位被驅動。在掃描線驅動電路120中，移位寄存電路121與時鐘信號(后述的時鐘信號GCK1，GCK2)同步地使柵極起始脈沖信號(后述的起始脈沖信號GSP)依次移位，從而，空開規定時間間隔地將掃描信號分別輸出到掃描線GL1，GL2,…，GLn0
[0055]移位寄存電路121具有輸出晶體管(后述的TFT1213)，所述輸出晶體管用于驅動與構成顯示部110的像素部PIX連接的掃描線GL1，GL2，…，GLn。在本實施方式中，如后述那樣，通過控制該移位寄存電路121的輸出晶體管的偏置狀態，抑制其閾值電壓Vth的偏移，抑制顯示性能的下降。后面詳細說明移位寄存電路121。
[0056]在本實施方式中，掃描線驅動電路120由與上述像素用TFT114形成在同一玻璃基板上的周邊電路用TFT構成。此處，周邊電路用TFT與像素用TFT114同樣，是N型晶體管，其半導體層的材料與像素用TFT114同樣，例如能夠使用In — Ga — Zn — O等氧化物半導體等。不過，周邊電路用TFT不限于薄膜晶體管，可以是任意種類的晶體管。
[0057]信號線驅動電路130是生成向各像素部PIX提供與像素值(灰度值)相對應的電壓的數據信號并將其輸出到信號線SL1，SL2,…，SLm的電路。信號線驅動電路130與由掃描線驅動電路120進行的掃描線GL1，GL2,…，GLn的驅動同步地將I水平線的量的數據信號經由信號線SL1，SL2,…，SLm提供給各像素部PIX。
[0058]顯示控制電路140生成要在顯示部110中顯示圖像所需的各種控制信號并將其提供給掃描線驅動電路120和信號線驅動電路130。在本實施方式中，顯示控制電路140在圖像的顯示期間將用于使顯示部110顯示圖像的信號提供給掃描線驅動電路120和信號線驅動電路130。并且，顯示控制電路140在顯示中止期間控制上述輸出晶體管的偏置狀態，使得在圖像的顯示期間由于電壓應力等而升高的掃描線驅動電路120的輸出晶體管(后述的TFT1213)的閾值電壓Vth的絕對值減小。
[0059]被提供給掃描線驅動電路120的控制信號例如有柵極起始脈沖信號(GSP)、柵極移位時鐘信號(GSC)、柵極輸出使能信號(GOE)。并且，被提供給信號線驅動電路130的控制信號例如有源極起始脈沖(SSP)、源極移位時鐘信號(SSC)、源極輸出使能信號(SOE)、極性控制信號(POL)等。
[0060]然后，參照圖2，說明第I實施方式中的移位寄存電路121的構成。
[0061]圖2是表示第I實施方式中的移位寄存電路121的構成的一例的概略框圖。如該圖所示，移位寄存電路121具備與多條掃描線GL1，GL2，GL3，GL4，…，GLn相對應的多個移位寄存單元電路(SR單元電路)121^ 1212，1213，1214，…，121n。該多個移位寄存單元電路121!, 1212，1213，1214，…，121n級聯連接。
[0062]當移位寄存單元