專利名稱：低功率液晶顯示器驅動器的制作方法
技術領域：
本發(fā)明總的涉及集成電路，尤其涉及使電路的功耗和尺寸基本減小的改進的液晶顯示器(LCD)列驅動器電路。
液晶顯示器由介于垂直偏光片(polarizer)層和水平偏光片層之間的液晶層、以及垂直柵絲(grid wire)層和水平柵絲層組成。有源矩陣LCD板在每一(x,y)柵格(grid)點處，有一個位于內部的薄膜晶體管。每一晶體管用來在LCD柵格點上建立模擬電壓。每一柵格點處的電容用作像素(cell)狀態(tài)的存儲單元，并且可以在由晶體管變更或更新前將像素保持在該狀態(tài)下。這就是說，存儲模擬電壓的像素電容能夠使像素在所有時間內均保持其原有狀態(tài)，從而比必須工作在低于100％的占空比的情況下的亮度更亮。也可以對晶體染色，使之成彩色。水平柵絲有行驅動電路順序驅動，并且與一行中所有晶體管的控制柵極連接，使該行中的每一像素同時用新的模擬電壓(亮度)更新。這些模擬電壓是通過垂直柵絲由列驅動器的幅度提供的。
與陰極射線管(CRT)顯示器相比，LCD的優(yōu)點是低成本、低重量、小尺寸和低功率。LCD的這些特點使得它們可以被用于便攜式計算機，和小型電視機，具有連續(xù)色調的圖象。然而，為了產生各種顏色的灰度色調(即變化的亮度)，現有的LCD驅動器電路的功耗相當大。這可能是電池操作設備(如便攜式計算機)中的主要缺點。
參照
圖1，圖中示出的是典型的LCD列驅動器電路和有源矩陣LCD的方框圖。LCD驅動器電路接收在輸入端100處串行的數字圖象數據。每一組(例如)六個(或更多的)串行圖象數據位含有位于LCD板上的一個點陣像素(或象素)的一種顏色的亮度信息。數據首先經串行到并行轉換。這是通過將數據串行地饋送到移位寄存器102中來完成的，一旦移位寄存器102被填滿以后，以并行方式將數據裝入到鎖存器104中。隨后，將每一數據(例如6位)象素的每一種顏色施加到數-模轉換器(DAC)106。為了描述的目的，假設DAC 106是6-位DAC，模擬輸出電壓具有從0.1伏到6.4伏的64個電平，分辨率是0.1伏。每一DAC106的模擬輸出驅動有源矩陣LCD板108內的一列象素。每一顏色的每一象素包括薄膜晶體管110，其漏端與一列顯示器相連，而柵端與一行顯示器相連。晶體管110的源極與存儲相關晶體的象素值的存儲電容112相連。存儲電容器可以是顯示器自身的電容。
典型的LCD板可以包括例如512個跨越一行的象素。對于一個彩色顯示器，每一象素包括3個顯示元件和晶體管，一個用于紅色，一個用于綠色，一個用于藍色。所以，顯示器每一行中總共有1536個顯示元件，每一元件受其自身的DAC106驅動。需要1536個顯示元件的DAC106可以被例如分成8個獨立的集成電路芯片，每一芯片具有192個DAC106。已知大量的DAC，每一DAC106的尺寸和功耗就成為確定的。
圖2和圖3繪出了一例典型的現有技術的6位DAC106的結構。變壓器200以交變方式接收其初級線圈兩個輸入端處的輸入電壓，例如±5伏。變壓器200的圈數比被設計成在次級線圈的8個抽頭處相等地分成8個0.8伏的增量。這些近似的模擬參考信號被提供到幾個多重DAC芯片。每一多重DAC芯片包括一個全程變阻器鏈(global resistor divider chain)，它包括連接在每一對抽頭之間的8個等值電阻器(202i)，用于總數為64個變阻器202i。所以，來自次級線圈的每一對抽頭之間的0.8伏進一步由變阻器鏈202被分成8個0.1伏的間隔。來自全程變阻器鏈202的64個精細模擬參考電壓輸出由芯片(上述例子中芯片包括192個DAC106)上各個DAC106共享。每一DAC106包括由8個開關組成的8個開關組，每一個選擇要連接到DAC的輸出端的64個模擬參考電壓。開關組204i中的開關由響應于數字象素數據的譯碼器206i控制。
如圖3所示，每一開關組由8個開關300組成。每一開關300受譯碼器206i中的六輸入端的NAND(“與非”)門302的控制。與非門302從鎖存器104(圖1)接收六位象素數據。因此，六象素數據選擇要提供到有源矩陣LCD板中的薄膜晶體管的漏極、范圍在從0.1到6.4內、以0.1為增量的模擬電壓的64個離散電平中的一個電平。
現有技術的電路有幾個缺點。首先，按照現有技術的結構，全程變阻器鏈202的每一電壓輸入必須能夠驅動與盡可能多達192個LCD列相關的大容量的負載。還要求受DAC芯片驅動的所有位同時在有路徑上從0.1伏切換到6.0伏。為了以一個可接受的速率下來完成，變阻器202-8上的6.0伏抽頭必須呈現很低的阻抗。這限制了全程變阻器鏈202中使用的電阻器的最大尺寸。采用變阻器202中相對較小的尺寸導致每一多重DAC芯片的較大的電流損耗。已知LCD驅動器系統(tǒng)中所需的大量的DAC106，變阻器消耗的總電流可以疊加到一定的量。因為即使202-8驅動器中只有一個例如6.0伏抽頭驅動所有的DAC輸出，但所有8個變阻器202-1、202-2、…、202-8都消耗功率，所以這樣的設計很浪費。另外，現有技術的譯碼方案需要大量的加到電路區(qū)域上的門(例如，64個6-輸入譯碼器門)。
所以，要求LCD列驅動器電路消耗較低的功率、占據較小的面積。
本發(fā)明提供了一種基本上減小功耗和電路面積的數-模(DAC)電路。本發(fā)明的DAC尤其適合于用在液晶顯示器驅動器電路中。更廣泛地講，DAC包括在合適的相鄰粗模擬參考信號對之間切換其自己的變阻器鏈的電路，并選擇合適的變阻器鏈以產生所需的細模擬輸出信號。根據數字輸入的最有效位，本發(fā)明的DAC選擇相鄰粗模擬參考信號對，并在選擇的信號對之間切換其變阻器。隨后，數字輸入的最小有效位沿要切換到DAC輸出的變阻器選擇特定的抽頭。
另外，按照本發(fā)明的DAC的高效率結構使得LCD驅動器系統(tǒng)中多重DAC芯片內部的每一DAC具有自己的阻性分壓鏈(resistive voltage divider)，它是用小MOS晶體管制成的。這就使功耗和面積大大減小。
在本發(fā)明的一個實施例中，DAC中的變阻器和開關是用MOS晶體管組成的，以改進DAC的跟蹤和精度。在一較佳實施例中，用作阻抗元件的開關與變阻器鏈的阻抗元件組合，形成整個分壓器鏈。
因此，在一個實施例中，本發(fā)明提供了一種液晶驅動電路，它包括多個數-模轉換器，其中，每一數-模轉換器具有專用的變阻器鏈。每一數-模轉換器還包括多個接收相應多個模擬參考信號的多個輸入抽頭、變阻器、多個與變阻器和輸入抽頭耦連的開關，以及接收數字輸入并響應于此控制多個開關而將變阻器耦連在選擇的相鄰輸入抽頭對之間的譯碼器。在一個較佳實施例中，變阻器和多個開關包含MOS晶體管。在一個較佳實施例，MOS變阻器包括MOS開關。
然而，在另一種實施例中，本發(fā)明提供了一種數-模轉換器(DAC)，包括變阻器，它包含MOS晶體管，與變阻器耦合的多個開關和與多個開關耦合的譯碼器。按照較佳實施例的DAC中的變阻器包括選擇的多個開關。
在參照下文中的詳細描述和附圖以后，讀者將會更好地理解本發(fā)明的LCD驅動器和數-模轉換器的本質和優(yōu)點。
圖1是液晶顯示器的典型的列驅動器電路的方框圖；圖2描繪的是LCD驅動器電路中采用的典型現有技術的數-模轉換器(DAC)。
圖3描繪的是圖2所示DAC中使用的典型現有技術變阻器鏈。
圖4是按照本發(fā)明的LCD驅動器電路中使用的DAC的簡化實施例。
圖5是按照本發(fā)明的較佳實施例的6-位DAC的典型結構。
圖6A、6B和6C繪出的是響應于典型數字輸入數據由圖5所示電路產生的簡化的變阻器電路。
參照圖4，圖中示出的是按照本發(fā)明的在LCD驅動器電路中使用的模-數轉換器(DAC)400的簡化實施例。正如圖2所示的DAC結構那樣，變壓器200在n個抽頭上提供模擬參考信號AR1到ARn。然而，采用的不是每一相鄰抽頭對之間的變阻器鏈(圖2中的202)來形成具有許多電阻的長變阻器，DAC400采用新型的開關和阻性元件的組合，使得單個的變阻器402有選擇地在各對相鄰抽頭對之間切換。
按照本發(fā)明的較佳實施例的變阻器鏈402包括串聯連接在節(jié)點N1和節(jié)點N2之間的阻抗元件402-1、402-2、…、402(n-2)。第一組阻性開關404轉換地將節(jié)點N2與各個模擬參考抽頭相連，而第二組阻性開關406轉換地有選擇地將節(jié)點N1與各個模擬參考抽頭相連。所以，通過有選擇地打開第一開關組404的一個開關和第二組開關406中的一個開關，變阻器鏈402將選擇的相鄰主模擬參考信號抽頭對AR1、AR2到ARn與地相連。
變阻器鏈402的內部節(jié)點NP2,…NP(n-2)和節(jié)點N1和N2提供更細(例如0.1伏增量)的模擬信號。這些內部節(jié)點N1,NP2,…,NP(n-2)和N2轉換地通過第三開關組408和輸出節(jié)點OUT相連。正如下文中將要討論的那樣按照本發(fā)明的DAC400中的開關404和406還用作阻性元件，形成整個分壓器鏈的一部分。各個開關組中的所有開關受譯碼器410的控制。譯碼器410接收到DAC的數字輸入數據，對數據進行譯碼，并控制開關而在輸出端OUT處產生要求的模擬信號。
下面將參照圖5中所示的典型實施例詳細描述本發(fā)明的電路的運行。參照圖5，圖5中示出按照本發(fā)明較佳實施例實現的典型的6-位DAC500。相同的標號原來標識圖4和圖5中相同的電路塊。在圖5所示的典型電路結構中，DAC500是一個將6-位數字數據(A0,A1,A2,A3,A4和A5)轉換成以0.1伏為增量的從0.1伏到6.4伏分64個模擬電平中的一個。應當理解的是，這些特定的構件僅用作描述性的，任何尺寸的DAC可以受益于本發(fā)明的技術。
為了改進DAC的精度，本發(fā)明最好采用CMOS傳輸門，來實現各個開關組中的元件和變阻器鏈402中的阻性元件。因此，開關404i、406i和408i中的每一個由連接的NMOS和PMOS晶體管對組成，形成所示的傳輸門。每一開關中NMOS和PMOS晶體管的柵極端接收由譯碼器410提供的互補信號。類似地，變阻器鏈402中的每一阻性元件402-i由連接的NMOS和PMOS晶體管對組成，形成CMOS傳輸門。6個傳輸門402中，5個(402-2到402-6)總是打開的，而一個(402-1)是可以開關的。所以，每一傳輸門402-2到402-6中NMOS和PMOS的柵極端分別與正電壓(約6.4伏的電源Vcc)和地相連?？砷_關的傳輸門402-1沿變阻器鏈402提供選擇的斷路。
在圖5所示的典型實施例中，譯碼器410包括15個三輸入端與非門412和一個二輸入端與非門414，它們在它們的輸入端處接收真實(true)的和補充的6位數字輸入數據的各種組合。各種與非門的輸出與所示出的那樣控制開關。
選擇開關408的大小，以使開啟阻抗為最小，以減小驅動輸出中的時間常數。開關404、406和402-1中NMOS晶體管的大小相互相等，并等于傳輸門402-2到402-6中NMOS晶體管的大小。類似地，所有這些元件中的PMOS晶體管的尺寸是相等的。參與分壓功能的阻性元件的阻性值在速度和功率之間綜合考慮。
如上所述，本發(fā)明的特征是使CMOS傳輸門執(zhí)行開關功能和阻性分壓功能。通過描述幾個特定的轉換例子，組合的開關和阻性功能是很明顯的。在第一個例子中，假設DAC500在其6個輸入端A5、A4、A3、A2、A1和A0處接收數據111111。該數字輸入與6.4伏的模擬值對應。在A3、A4和A5都接收邏輯“1”信號情況下，與非門412-1打開傳輸門404-8和406-8，分別將節(jié)點N2和N1與模擬參考信號6.4伏和5.6伏連接。通過在輸入端接收A1=“1”和A2=“1”的與非門414還打開傳輸門408-7。然而，傳輸門402-1由與非門412-9關閉，使節(jié)點N1和N2之間的阻性路徑斷開。圖6A中以簡化的形式示出產生的變阻器鏈。因為傳輸門402-1是關閉的，變阻器鏈402不會抽取任何電流，并且模擬信號6.4伏被直接提供到輸出端OUT。
接著，將與模擬信號6.3伏對應的數字數據111110視作輸入。與非門412-1仍然打開傳輸門404-8和406-8，與非門414打開傳輸門408-7。然而這時，與非門412-9打開開關402-1，在節(jié)點N1和N2之間產生電流路徑。圖6B中示出合成的等效變阻器鏈的簡化圖。如圖6B所示，響應于數字輸入數據111110,8個傳導傳輸門(包括開關404-8和406-8)中的每一個具有開啟阻抗R，它們連接在6.4伏和5.6伏之間。信號6.4伏減去0.8(6.4-5.6)伏的八分之一伏，即，6.4-0.1=6.3伏出現在節(jié)點N2處，因此也出現在輸出端OUT處。注意在本例和前面的例子中(輸入111111)輸出出現在節(jié)點N2處。然而，在111111的情況下，N2處在抽頭電壓6.4伏處，而在111110的情況下，N2處在6.4-0.1=6.3伏。
最后，將與模擬信號5.4伏對應的數字數據110101視為輸入。由于A5=“1”、A4=“1”、A3=“0”，與非門412-2使阻性傳輸門404-7和406-7打開，使節(jié)點N2和N1分別和5.6伏和4.8伏相連。由于A0=“1”、A1=“0”以及A2=“1”，與非門414使傳輸門408-7關閉，與非門412-9使傳輸門402-1打開，而與非門412-15使傳輸門408-6打開。圖6C中以簡化的形式示出合成的等效變阻器鏈。因此，節(jié)點N3處并且因此也是輸出端OUT處的電壓(與圖5中的節(jié)點NP6對應)等于5.6伏減去2×[(5.6-4.8)/8]=0.2伏，或5.4伏。
在按照本發(fā)明的DAC結構的各個優(yōu)點中，功耗的減小很明顯。不管數字輸入數據如何，與每一對參考信號間的變阻器耗散電流的現有技術結構不同的是，在本發(fā)明的DAC中，電流是由僅由一對相鄰的模擬參考信號間的多個的變阻器來耗散的。由于本發(fā)明的每一DAC驅動單個的輸出，圖5中所示典型實施例的變阻器鏈的每一阻性元件可以具有是圖2所示現有技術的DAC阻性元件的192倍的阻抗。在描述的典型實施例中，由于抽頭之間的每一有源變阻器介于以0.8伏為間距而不是以6.4伏為間距的抽頭之間本發(fā)明的技術使功耗減小8倍。
另外，當用在LCD驅動器系統(tǒng)中，本發(fā)明的DAC去掉了輸出由例如多重DAC芯片中的192個DAC共享的全程阻性分壓器。如圖4所示的DAC400用最小電路在每一對粗模擬參考信號間提供細(0.1伏)模擬參考信號。該電路因此可以為每一輸出(即LCD板的每一列)重復，而同時減小電路面積。圖2和圖3所示的現有技術的例子對64個模擬電平中的每一個需要一個6-輸入與非門(12晶體管)、反相器(2晶體管)，以及一個傳輸門(2晶體管)。這在現有技術的結構中的每一DAC加入了有效16×64=1024晶體管。而在圖5所示本發(fā)明典型實施例的每一DAC中僅需要184個晶體管。
本發(fā)明進一步的優(yōu)點是從CMOS傳輸門的使用中產生固有精度來實現電阻跟蹤溫度和過程變化的阻性元件和開關。CMOS傳輸門的工作使得在所有時刻，或者晶體管(NMOS和PMOS)都導通，或者都不導通。PMOS晶體管被設計成比NMOS晶體管有更大的寬度/長度比，以補償NMOS晶體管固有的更高的增益。即，二者被設計成具有約相同的互導。當每一傳輸門在低(源極和漏極)電壓下工作時，NMOS晶體管處在低阻值，PMOS晶體管處在高阻值或斷開。在高模擬電壓下，NMOS晶體管處在高阻值或關斷，而PMOS晶體管處在低阻值。在中間電壓下，二晶體管具有中間阻值。因此，并聯的NMOS和PMOS晶體管對合理地提供相等的隨源極電壓和漏極電壓而變的電阻。由于電阻值隨電壓而變，電壓誤差遠低于0.1伏(6-位DAC分辨率)，因此是可以忽略的。
最后，本發(fā)明提供了一種大體減小面積(因此也是成本)和功耗的數-模轉換器(DAC)電路。本發(fā)明的DAC特別適用于需要大量DAC的LCD驅動器系統(tǒng)中。DAC包括在選擇的相鄰粗模擬參考信號對之間切換單個變阻器以產生要求的細模擬輸出信號的電路。因此，在選擇的相鄰粗模擬參考信號對之間僅連接單個的變阻器，本發(fā)明大體減小了功耗和電路尺寸。另外，按照本發(fā)明較佳實施例的DAC中的變阻器和開關是由MOS晶體管組成的，以改進DAC的跟蹤和精度。通過上文中本發(fā)明較佳實施例的完整描述，還可以采用各種變更、修改和等效。所以，本發(fā)明的保護范圍不局限于上述實施例的描述，本發(fā)明的保護范圍因以本發(fā)明的權利要求書來確定。
權利要求
1．一種具有一輸出端的模擬轉換器，其特征在于，它包含耦合用來接收相應的多個模擬參考信號的多個輸入抽頭；變阻器鏈；與變阻器鏈和多個輸入抽頭耦連的第一多個開關；以及接收數字輸入并響應于此控制多個開關而在選擇的相鄰輸入抽頭對之間耦合變阻器鏈的譯碼器。
2．如權利要求1所述的數一模轉換器，其特征在于，它還包含耦連在變阻器鏈和輸出之間的第二多個開關。
3．如權利要求2所述的數-模轉換器，其特征在于，所述變阻器鏈耦連在第一節(jié)點和第二節(jié)點之間的變阻器鏈，并且所述第一多個開關包含將所述第一節(jié)點與所述多個輸入抽頭的第一分組分別耦連的第一開關分組；以及將所述第二節(jié)點與所述多個輸入抽頭的第二分組分別耦連的第二開關分組。
4．如權利要求3所述的數-模轉換器，其特征在于，所述變阻器鏈包含串聯耦連的MOS晶體管。
5．如權利要求4所述的數-模轉換器，其特征在于，所述變阻器鏈中的所述MOS晶體管是可開關的，當關斷時產生一開路電路。
6．如權利要求4所述的數-模轉換器，其特征在于，所述變阻器鏈包含串聯連接的CMOS傳輸門。
7．如權利要求1所述的數-模轉換器，其特征在于，所述多個開關包含多個MOS晶體管。
8．如權利要求7所述的數-模轉換器，其特征在于，所述第一多個開關包含CMOS傳輸門。
9．如權利要求1所述的數-模轉換器，其特征在于，與所述變阻器鏈組合的所述第一多個開關的電阻形成一阻性分壓器。
10．如權利要求9所述的數-模轉換器，其特征在于，所述第一多個開關中每一個的電阻大體上等于所述變阻器鏈中每一阻性元件的電阻。
11．如權利要求2所述的數-模轉換器，其特征在于，所述第二多個開關分別將所述變阻器鏈中的多個內部節(jié)點與輸出耦合。
12．一種具有一輸出端的模擬轉換器，其特征在于，它包含耦合用來接收相應的多個模擬參考信號的多個輸入抽頭；變阻器鏈；與變阻器鏈和多個輸入抽頭耦連的第一多個開關；以及接收數字輸入并響應于此信號而控制多個開關的譯碼器，其中，所述變阻器鏈包含多個由MOS晶體管組成的阻性元件。
13．如權利要求12所述的數-模轉換器，其特征在于，所述變阻器鏈包含串聯連接在第一節(jié)點和第二節(jié)點之間的多個阻性元件，并且所述第一多個開關有選擇地將所述第一節(jié)點和所述第二節(jié)點分別與所述多個輸入抽頭中的第一個和第二個耦連。
14．如權利要求13所述的數-模轉換器，其特征在于，所述第一多個開關是用MOS晶體管制成的，并與所述變阻器鏈一起形成部分阻性分壓器。
15．如權利要求14所述的數-模轉換器，其特征在于，所述第一多個開關和所述變阻器鏈包含具有大體相等阻抗值的CMOS傳輸門。
16．如權利要求13所述的數-模轉換器，其特征在于，它還包含第二多個開關，分別將所述變阻器鏈中的多個內部節(jié)點與輸出端耦合。
17．一種具有一輸出端的數-模轉換器，其特征在于，它包含耦合用來接收相應多個模擬參考信號的多個輸入抽頭；變阻器鏈；與變阻器鏈和多個輸入抽頭耦合的第一多個開關；以及接收數字輸入并響應于此控制多個開關的譯碼器，其中，所述第一多個開關與所述分壓器鏈一起形成部分阻性分壓器鏈。
18．如權利要求17所述的數-模轉換器，其特征在于，所述阻性分壓器鏈包含串聯耦合在第一節(jié)點和第二節(jié)點之間的多個阻性元件，并且，其中，所述第一開關有選擇地將所述第一節(jié)點和所述第二節(jié)點分別與所述多個輸入抽頭中的第一抽頭和第二抽頭耦合。
19．如權利要求18所述的數-模轉換器，其特征在于，它還包含分別將所述變阻器鏈中的多個內部節(jié)點與輸出端耦合的第二多個開關。
20．一種包含多個數-模轉換器的液晶顯示器(LCD)驅動器，所述數-模轉換器中的每一個具有產生模擬輸出的分立的變阻器鏈。
21．如權利要求20所述的LCD驅動器，其特征在于，每一所述數-模轉換器輸出端驅動LCD板的一列。
22．如權利要求21所述的LCD驅動器，其特征在于，每一模-數轉換器還包括耦合相鄰模擬參考信號對之間的變阻器鏈的開關電路。
23．如權利要求22所述的LCD驅動器，其特征在于，每一模-數轉換器還包含響應于數字輸入信號而控制開關電路的譯碼電路。
24．如權利要求23所述的LCD驅動器，其特征在于，每一模-數轉換器中的開關電路的電阻用來與變阻器鏈組合形成分壓鏈。
25．如權利要求24所述的LCD驅動器，其特征在于，所述開關電路和變阻器鏈包含MOS晶體管。
26．如權利要求25所述的LCD驅動器，其特征在于，開關電路中的開關和變阻器鏈中的阻性元件包含CMOS傳輸門。
27．一種將數字信號轉換成模擬信號的方法，其特征在于，它包含下述步驟在多個參考抽頭上產生多個粗模擬參考信號；提供信號分配鏈(signal divider chain)；以及響應于數字信號有選擇地切換相鄰多個參考抽頭對之間的信號分配鏈，以產生多個細模擬參考信號。
28．如權利要求27所述的方法，其特征在于，它還包含有選擇地將多個粗模擬參考信號或細模擬參考信號中的一個切換到輸出端的步驟。
29．如權利要求28所述的方法，其特征在于，所述有選擇地將多個粗模擬參考信號或細模擬參考信號中的一個切換到輸出端的步驟還包含當將多個粗模擬參考信號中的一個切換到輸出端時斷開所述信號分配鏈中的電流路徑的步驟。
30．如權利要求28所述的方法，其特征在于，所述信號分配鏈是一阻性分壓器，并且，其中的所述切換步驟是用多個開關執(zhí)行的，所述方法還包含將所述多個開關的阻抗與所述阻性分壓器組合以產生所述多個細模擬參考信號的步驟。
31．一種將數字信號轉換成模擬信號的方法，其特征在于，它包含下述步驟用阻性分壓器產生多個模擬參考信號；以及用一選擇電路選擇多個模擬參考信號中的一個用于輸出，其中，所述產生步驟包含將選擇電路的電阻與阻性分壓器鏈組合以產生多個模擬參考信號的步驟。
32．如權利要求31所述的方法，其特征在于，它還包含下述步驟在多個抽頭上提供多個粗模擬參考信號；以及有選擇地在相鄰抽頭對之間切換阻性分壓器鏈。
全文摘要
一種特別適用于液晶顯示器驅動器系統(tǒng)的低功率數－模轉換器(DAC),按照本發(fā)明一個實施例的DAC采用專用變阻器鏈,有選擇地在相鄰粗模擬參考信號對之間切換,以產生細模擬參考信號。在一種較佳實施例中,開關的電阻用來與變阻器鏈組合形成一分壓器。在該較佳實施例中,本發(fā)明的DAC采用MOS晶體管來實現分配器鏈中的開關和阻性元件。
文檔編號G09G3/36GK1224279SQ9812075
公開日1999年7月28日 申請日期1998年9月23日 優(yōu)先權日1997年9月24日
發(fā)明者羅伯特·J·普勒布斯廷 申請人:湯森·湯森及同仁有限合伙公司