專利名稱：地址發生設備和方法以及圖象顯示設備和方法
技術領域：
本發明涉及一種用于采用計算機的圖形計算機、特技裝置或電視游戲機等圖象設備中的地址發生設備、圖象顯示設備、地址發生方法和圖象顯示方法。
在具有圖象存儲器的圖象顯示設備例如個人計算機或電視游戲機中，寫在圖象存儲器中的數據根據例如NTSC(National Television SystemCommittee—全國電視制式委員會)制式的同步信號來讀出。
如
圖1所示的例子，這種圖象顯示設備包括陰極射線管控制器(CRTC)302，用于根據由同步信號發生電路301產生的同步信號來產生預定地址；VRAM 303，用于根據由CRTC 302指定的地址來讀取一幀圖象數據；和D/A轉換器305，用于將通過線緩沖器304提供的幀數據轉換成模擬數據。
CRTC 302包括水平同步計數器311，用于對水平同步信號進行計數；水平分辨率減小電路312，用于在必要時將水平分辨率降低到預定值；水平切分電路(slicing circuit)313，用于開始對水平掃描線進行切分；及求和電路314，用于對來自水平分辨率減小電路312和水平切分電路313的數據進行求和。
此外，CRTC 302還包括垂直同步計數器316，用于對垂直同步信號進行計數；垂直分辨率減小電路317，用于在必要時將垂直分辨率降低到預定值；垂直切分電路318，用于開始對垂直掃描線進行切分；求和電路319，用于對來自垂直分辨率減小電路317和垂直切分電路318的數據進行求和；和地址發生電路320，用于根據向其提供的水平同步信號和垂直同步信號來產生地址。
在上述的圖象顯示設備中，同步信號發生電路301產生向CRTC 302發送的水平同步信號和垂直同步信號。
在CRTC 302中，水平同步計數器311對從同步信號發生電路301提供的水平同步信號進行計數。
如果有必要，水平分辨率減小電路312減少水平同步信號的數目，以降低從VRAM 303讀出的圖象數據的水平分辨率。
當由水平同步計數器311對水平同步信號的計數達到預定時刻時，水平切分電路313產生用于在水平掃描線的預定位置處切分的水平切分數據，并向求和電路314傳送該水平切分數據。
求和電路314將該水平切分數據疊加在所提供的水平同步信號上，并將疊加信號傳送給地址發生電路320。
另一方面，垂直同步計數器316對來自同步信號發生電路301的垂直同步信號進行計數。
如果必要，則垂直分辨率減小電路317減小垂直同步信號的數目，以降低從VRAM 303讀出的圖象數據的垂直分辨率。
當由垂直同步計數器316對垂直同步信號的計數達到預定時刻時，垂直切分電路318產生用于在垂直掃描線的預定位置處切分的垂直切分數據，并將該垂直切分數據傳送給求和電路314。
求和電路319將該垂直切分數據疊加在所提供的水平同步信號上，并將疊加數據傳送給地址發生電路320。
地址發生電路320產生對應于為其提供的疊加數據的地址，并將所得到的地址傳送給VRAM 303。
VRAM 303通過線緩沖器304將對應于所提供的地址的圖象數據發送給D/A轉換器305。
D/A轉換器305將所提供的圖象數據轉換成模擬數據，以輸出視頻信號。
因此，寫入VRAM 303的圖象數據通過CRTC 302直接顯示在顯示屏幕上。
然而，如果具有多個圖象的幀數據被寫入VRAM 303，則尚不可能使在上述圖象顯示設備中所采用的CRTC 320將多個圖象切分，以將所切分的圖象顯示在單個屏幕上的所期望位置上。
此外，尚不可能使CRTC 302捕捉從外部提供的多個圖象數據，以將所捕捉到的圖象數據顯示在屏幕上。
鑒于前述的本技術領域的狀況，本發明的目的在于提供一種地址發生設備、圖象顯示設備、地址發生方法和圖象顯示方法，由此可在單個屏幕的多個位置上顯示多個圖象，還可捕捉從外部提供的圖象，并將其顯示。
本發明的地址發生設備包括地址發生裝置，用于根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；多個緩沖器，其根據該地址來分別被提供從圖象存儲器讀出的圖象信號；和控制裝置，用于單獨控制由緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給緩沖器的圖象信號。
在本發明的地址發生設備中，最好緩沖器中的至少一個捕捉從外部提供的圖象信號，以將捕捉到的圖象信號提供給圖象存儲器。
本發明的圖象顯示設備包括地址產生裝置，其具有地址發生裝置，用于根據同步信號來產生用于讀取寫入圖象存儲器中的圖象信號的地址；多個緩沖器，其根據該地址來分別被提供從圖象存儲器讀出的圖象信號；和控制裝置，用于單獨控制由緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給緩沖器的圖象信號；以及合成裝置，用于合成由該緩沖器輸出的圖象信號。
在本發明的圖象顯示設備中，最好緩沖器中的至少一個捕捉從外部提供的圖象信號，以將捕捉到的圖象信號提供給圖象存儲器。
在本發明的圖象顯示設備中，最好根據控制裝置的預定計算來對合成裝置進行程控。
本發明的圖象顯示設備最好包括一個或多個cache(超高速緩沖存儲器)存儲器，其裝載從圖象存儲器讀出的圖象信號，以寫所提供的圖象信號。控制裝置順序讀出并控制寫入cache存儲器的圖象信號，以在單個屏幕上顯示多個同類圖象。
在本發明的圖象顯示設備中，緩沖器最好由線存儲器構成。
本發明的地址發生方法包括根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；根據該地址向緩沖器提供從圖象存儲器讀出的圖象信號；和單獨控制由緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給緩沖器的圖象信號。
本發明的圖象顯示方法包括根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；根據該地址向緩沖器提供從圖象存儲器讀出的圖象信號；單獨控制由緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給緩沖器的圖象信號；和合成由緩沖器輸出的圖象信號，以顯示。
圖1是表示傳統CRTC的框圖；圖2表示通過CRTC輸出的視頻信號在顯示器上的典型顯示圖；圖3表示采用本發明的電視游戲機的示意性結構；
圖4表示本發明圖象顯示方法中的紋理圖象和目標色彩的典型示例；圖5表示采用本發明地址發生設備的PCRTC；圖6表示CRTC的原理性結構；圖7表示通過PCRTC輸出的視頻信號在顯示器上的典型顯示；圖8表示PCRTC的具體結構；圖9是采用本發明的電視游戲機的平面圖；圖10是電視游戲機的前視圖；圖11是電視游戲機的側視圖；和圖12是表示裝在電視游戲機上的CD-ROM的平面示意圖。
將參照附圖詳細描述本發明的優選實施例。
本發明應用于如圖3所示構成的電視游戲機。
這個電視游戲機被設計成用于讀取或執行存儲在例如光盤上的電視游戲程序，并響應于用戶指令來進行游戲，其結構如圖3所示。
也就是說，該電視游戲機具有兩種總線，即主總線1和次總線2。
主總線1和次總線2通過總線控制器16互連。
連接到主總線1的有包含微處理器的主中央處理器(主CPU)11、包含隨機存取存儲器(RAM)的主存儲器12、主直接存儲器存取控制器(主DMAC)13、MPEG譯碼器14、以及圖象處理單元或圖形處理單元GPU 15。連接到次總線2的有包含微處理器的輔助中央處理器(次CPU)21、包含隨機存取存儲器(RAM)的次存儲器22、輔助直接存儲器存取控制器(次DMAC)23、其中存儲有諸如操作系統的程序的只讀存儲器(ROM)24、聲音處理單元(SPU)25、通信控制器或異步傳輸模式(ATM)26、輔助存儲器27、輸入設備28和CD-ROM驅動器30。
總線控制器16是用于切換主總線1和次總線2的位于主總線1上的設備，其最初處于開路狀態。
主CPU 11是由主存儲器12的程序操作的設備。由于總線控制器16在起動期間最初處于開路狀態，因此，主CPU從次總線2上的ROM 214讀取引導程序，并執行其，以由CD-ROM驅動器30從CD-ROM中再現應用程序和必要的數據，以將其加載到主存儲器12和次總線2上的設備。主CPU 11上加載有執行諸如坐標轉換等處理的幾何變換引擎(GTE-geometry transferengine)。GTE 17具有用于并行執行多個計算的并行計算機構，并且響應于來自主CPU 11的計算請求來高速進行計算，例如坐標轉換、光源計算、矩陣或向量計算。主CPU 11根據GTE 17的計算結果來將一個三維模型定義為諸如三角性或四邊形等基本單元圖形(多邊形)的組合，以形成與用于描繪三維圖象的各個多邊形對應的描繪指令。主CPU 11還將描繪指令進行打包，以將這些描繪指令作為命令包發送給GPU 15。
主DMAC 13是位于主總線1上的用于管理主總線1上的設備的DMA傳輸的設備。主DMAC 13具有當總線控制器16處于開路狀態時作為目標的次總線2上的設備。
GPU 15是位于主總線1上的起重寫處理器(rendering processor)功能的設備。GPU 15解釋從DMAC 13作為命令包向其發送的描繪指令，以從頂點的色彩數據和指定深度的Z值來計算構成該多邊形的所有像素的Z值和色彩。此外，GPU 15響應于這些Z值來執行用于將像素數據寫到作為圖象存儲器的幀緩沖器18的重寫處理。
MDEC 14是可與CPU并行操作的I/O連接設備，并且是位于主總線1上的起圖象擴展引擎功能的設備。這個MDEC 14在諸如離散余弦變換的正交變換后對編碼的圖象數據進行譯碼。
次CPU 21是位于次總線2上的由次存儲器22上的程序操作的設備。
次DMAC 23是位于次總線2上的用于管理次存儲器22上的設備的DMA傳輸的設備。只有當總線控制器16關閉時，這個次DMAC 23才能獲得總線的權利。
SPU 25是位于次總線2上的起聲音處理器功能的設備。這個SPU 25響應于從次CPU 21或次DMAC 23作為命令包發送的聲音命令來從聲音存儲器29讀出和輸出聲源數據。
ATM 26是用于在次總線2上進行通信的設備。
輔助存儲器27是位于次總線2上的數據輸入/輸出設備，其由諸如閃爍存儲器(flash memory)等非易失性存儲器構成。這個輔助存儲器27暫時存儲諸如游戲進程或得分等數據。
輸入/輸出設備28是位于次總線2上的用于從例如控制板、諸如鼠標等人/機接口、和圖象輸入或語音輸入等其它設備輸入的設備。
此外，CD-ROM驅動器30是位于次總線2上的數據輸入設備，其從CD-ROM再現必要的數據或應用程序。
也就是說，在本發明的電視游戲機中，幾何處理系統由主總線1上的主CPU 11和GET 17構成，該幾何處理系統執行諸如坐標變換、剪貼或光源計算等幾何處理，將三維模式定義為諸如三角形或四邊形等單元圖形的組合以形成用于描繪三維圖象的描繪指令，并在總線1上以命令包的形式傳輸各多邊形的描繪指令；而重寫處理系統由GPU 15構成，該重寫處理系統用于根據來自幾何處理系統的描繪指令來產生各多邊形的像素數據，以通過向幀緩沖器18寫圖形的重寫處理方式來寫幀緩沖器18。
GPU 15的基本結構如圖4所示，其包括連接到主總線1的包引擎31，并根據由主CPU 11或主DMAC 13向包引擎31作為命令包發出的描繪指令來執行向幀緩沖器18寫入各像素的像素數據的重寫處理，同時讀出在幀緩沖器18中描繪的圖形的像素數據，以通過顯示控制器或CRT控制器34將該像素數據作為視頻信號提供給未示出的電視接收機或監視器接收機。
包引擎31將從主CPU 11或主DMAC 13通過主總線1發送的命令包在一個未示出的寄存器上展開。
此外，預處理器32根據被作為命令包發送到該包引擎的描繪指令來產生多邊形數據，并采用諸如后述的多邊形分割的預定的預處理來處理該多邊形數據，并產生描繪引擎33所必需的各種數據，例如每個多邊形頂點坐標信息、紋理或MIP映射紋理的地址信息、或像素交錯的控制信息。
此外，描繪引擎33包括連接到預處理器32的N個多邊形引擎33A1、33A2、…33AN；連接到多邊形引擎33A1、33A2、…33AN的N個紋理引擎33B1、33B2、…33BN；連接到紋理引擎33B1、33B2、…33BN的單個總線切換器33C；連接到第一總線切換器33C的M個像素引擎33D1、33D2、…33DM；連接到像素引擎33D1、33D2、…33DM的第二總線切換器33E；連接到第二總線切換器33E的紋理cache 33F；和連接到紋理cache33F的CLUT cache 33G。
在描繪引擎33中，N個多邊形引擎33A1、33A2、…33AN根據由預處理器32預處理的多邊形數據來采用并行處理在響應于描繪指令而順序產生的多邊形上執行基于多邊形的陰影處理。
對由多邊形引擎33A1、33A2、…33AN產生的每個多邊形，N個紋理引擎33B1、33B2、…33BN在從紋理cache 33F通過色彩查詢表(CLUT)cache33F為其提供的紋理數據上執行紋理映射或MIP映射。
需要注意的是，粘貼到由N個紋理引擎33B1、33B2、…33BN處理的多邊形上的紋理或MIP映射紋理的地址信息被事先從預處理器32提供給紋理cache 33F，并且根據上述的地址信息，從幀緩沖器18的紋理區傳輸所需的紋理數據。向CLUT cache 33G傳輸在紋理描繪從幀緩沖器18的CLUT區傳輸時待參照的CLUT數據。
由上述紋理引擎33B1、33B2、…33BN采用紋理映射或MIP映射處理的多邊形數據通過第一總線切換器33C傳輸到M個像素引擎33D1、33D2、…33DM。
M個像素引擎33D1、33D2、…33DM通過并行處理來執行諸如Z緩沖器處理或抗混淆的各種圖象處理操作，以產生M個像素。
由M個像素引擎33D1、33D2、…33DM產生的M個像素數據通過第二總線切換器33E寫入幀緩沖器18。
從預處理器32向第二總線切換器33E提供像素交錯的控制信息。第二總線切換器33E具有如下功能，即根據上述控制信息來選擇由M個像素引擎33D1、33D2、…33DM產生的M個像素中的L個，以對應于幀緩沖器18中描繪的多邊形形狀的M個存儲位置作為存取單位每次寫M個像素數據來執行像素交錯。
描繪引擎33根據由預處理器32預處理的多邊形數據來產生每個多邊形的所有像素數據，以向幀緩沖器18寫所產生的像素數據，從而將通過上述描繪指令定義為多邊形的組合的圖象寫入幀緩沖器18。此外，描繪引擎33還讀出在幀緩沖器18上描繪的圖象的像素數據，以通過可編程陰極射線管控制器(PCRTC)34將所讀出的像素數據作為視頻信號傳送給未示出的電視接收機或監視器接收機。
PCRTC 34根據同步信號來讀出寫在幀緩沖器18上的圖象數據，從而不僅在單個屏幕上顯示多個圖象，而且還顯示從外部捕捉到的圖象數據。
也就是說，PCRTC 34根據來自如圖5所示的H計數器52和V計數器53的計數值來從同步信號發生電路51的水平同步信號和垂直同步信號產生預定地址。PCRTC 34根據上述地址來從VRAM 18讀出圖象數據。該圖象數據被發送。PCRTC 34控制該圖象數據的輸出以通過D/A轉換器54輸出視頻信號。
具體地講，同步信號發生電路51產生水平同步信號和垂直同步信號，并分別將這些信號發送給H計數器52和V計數器53。
H計數器52對向其提供的水平同步信號進行計數，而V計數器53根據H計數器52的計數操作來驅動以對向其提供的垂直同步信號進行計數。
在H計數器52和V計數器53已經對預定數進行計數以設定切分位置后，PCRTC 34逐幀產生對應于給定像素的地址。然后，在對預定數進行計數以設定切分位置后，PCRTC 34產生對應于另一圖象的地址。也就是說，由于由多個圖象構成的一幀圖象數據已被寫入VRAM 18，所以在一幀周期中產生對應各圖象數據的地址。
VRAM 18構成為在該幀周期中向其順序寫入圖象數據。每次當從PCRTC34讀出地址時，對應于所提供地址的圖象數據被讀出并被提供給PCRTC 34。
在對所提供的圖象數據進行輸出控制以將預定圖象顯示在屏幕的預定位置上后，PCRTC 34向D/A轉換器54發送該圖象數據，D/A轉換器54將所提供的圖象數據轉換為模擬信號，以輸出視頻信號。
也就是說，PCRTC 34從VRAM 18讀出對應于顯示在單個顯示屏幕上的多個圖象的圖象數據，并對所讀出的圖象數據進行輸出控制，以在屏幕上顯示不同分辨率的多個圖象。
與此同時，PCRTC 34可從外部捕捉圖象數據，并將圖象數據寫入VRAM18。此外，PCRTC 34可產生地址，以象其它圖象數據一樣地讀出該圖象數據，如將在后面詳述。
下面將描述第一實施例的CRTC的結構。
第一實施例的PCRTC 34a具有多個CRTC緩沖器，用于在一個屏幕上顯示具有不同分辨率的多個圖象，并可單獨控制各個CRTC緩沖器。
具體地講，如圖6所示，PCRTC 34a包括控制器61、多個CRTC緩沖器62a～62g、和選擇合成單元63。如圖7所示，在VRAM 18中寫有具有不同分辨率的圖象數據。
一旦已經計數到預定數個同步信號并已由此設置了所期望的切分位置，則如果已在VRAM 18中捕捉到高分辨率圖象數據但該圖象數據應被顯示在低分辨率屏幕上，控制器61可降低其分辨率。PCRTC 34a產生用于切分存儲在VRAM 18中的低分辨率圖象的地址，以向VRAM 18發送該地址。當已經設置下一個切分位置時，PCRTC 34a產生用于切分存儲在VRAM 18中的另一個高分辨率圖象數據的地址。
如圖7所示，在VRAM 1中寫有一幀顯示的低分辨率圖象數據和高分辨率圖象數據。每當從控制器61提供一地址時，對應于該地址的圖象數據被讀出，并被發送到CRTC緩沖器62。與直接寫入CRTC緩沖器62的圖象數據相類似，通過來自控制器61的地址，從VRAM 18讀出經CRTC緩沖器62g從外部提供的圖象數據。
如上所述，CRTC緩沖器62包括多個CRTC緩沖器62a～62g，并在每個CRTC緩沖器62a～62g中裝入并暫時存儲不同圖象的不同分辨率的圖象數據。CRTC緩沖器62a～62g由控制器61單獨控制，以從一個水平掃描線到另一個水平掃描線順序地選擇及合成圖象數據。這就使PCRTC 34a從一個掃描線到另一個掃描線顯示不同分辨率的圖象，如圖7的顯示情況。
另一方面，CRTC緩沖器62的CRTC緩沖器62g具有雙向功能。即，CRTC緩沖器62g可捕捉從外部提供的圖象數據，并將捕捉到的圖象數據傳送給VRAM 18。當從控制器16裝入地址時，VRAM 18可類似于其它圖象數據讀出捕捉到的圖象數據。這樣讀出的圖象數據被通過CRTC 62g提供給選擇合成單元63。
選擇合成單元63包括選擇器64，用于選擇提供的圖象數據；系數控制電路65；和濾波器66。各圖象數據通過CRTC緩沖器62a～62g提供給選擇器64。
選擇器64在控制器61的控制下選擇所提供的圖象數據，并且僅向濾波器66發送預定圖象數據。
當從選擇器64裝入預定圖象數據時，系數控制電路65根據控制單元61的計算結果來修改該圖象數據的部分參數，或將發送給濾波器66的圖象數據的部分或所有參數乘上表示物體不透明度的α(alpha)值。
濾波器66合成所提供的圖象數據，以輸出合成的圖象數據。輸出的合成圖象數據由D/A轉換器轉換成模擬視頻信號。采用該模擬視頻信號，可在顯示屏幕上顯示多個圖象，如圖7所示。
下面將描述第二實施例的CRTC的結構。在下面的描述中，與在第一實施例中采用的標號相同的部分表示類似的部件。
如圖8所示，在第二實施例的PCRTC 34b中，用線緩沖器來替代CRTC緩沖器，其顯示可采用相類似的方式通過單獨控制這些線緩沖器來進行。PCRTC 34b包括控制器71；控制程序單元72；控制寄存器73；cache存儲器74a、74b；線緩沖器74a、74b；和選擇合成單元63。
控制器71根據存儲在控制程序72中的程序來修改圖象數據的部分參數，如將后述，或進行α值計算。控制器71通過控制寄存器73來產生待提供給VRAM 18的地址，并控制cache存儲器74、線緩沖器75、和選擇合成單元63。
VRAM 18響應于所提供的地址來讀出圖象數據。所讀出的圖象數據通過線緩沖器75a～75d提供給選擇合成單元63。線緩沖器75d是一雙向緩沖器，其可捕捉從外部提供的圖象數據，并將該圖象數據發送給VRAM 18。VRAM18可寫從外部通過線緩沖器75d提供的圖象數據，并且與其它圖象數據一樣，根據來自控制器的地址來讀出該圖象數據。VRAM 18還向cache存儲器74a、74b發送該圖象數據。
cache存儲器74a、74b均由多個存儲器構成，并可寫所提供的圖象數據。cache存儲器74a、74b在控制器71的控制下讀出圖象數據，并向選擇合成單元63傳輸該圖象數據。
選擇合成單元63修改所提供的圖象數據的部分參數，或將該圖象數據的部分或所有參數乘上表示物體不透明度的α值。然后，選擇合成單元63選擇所提供的圖象數據，以合成所選擇的圖象數據。合成圖象數據由D/A轉換器轉換成模擬信號。可在顯示屏幕上以拼接方式顯示多個模擬圖象數據。通過采用線緩沖器75a～75d來替代CRTC緩沖器，PCRTC 34b有助于減少生產成本。
此外，由于從VRAM 18讀出的圖象數據被提供給PCRTC 34b，并且可通過線緩沖器75a～75d來單獨對多個圖象數據進行輸出控制，因此，可在單個顯示屏幕上顯示多個圖象。
再者，由于可采用雙向線緩沖器75d來捕捉外部圖象數據并將其寫入VRAM，所以如果由控制器產生預定地址，則所捕捉的圖象數據與其它圖象數據一樣由PCRTC 34b從VRAM 18讀出。這使PCRTC 34b不僅在顯示屏幕上顯示多個圖象，還可從外部捕捉和顯示圖象。
例如，采用本發明的電視游戲機的結構如圖9的平面圖、圖10的前視圖、和圖11的側視圖所示。
即，如圖9所示，電視游戲機2 01基本上包括主體部分202、和通過電纜227連接到主體部分202的操作單元217。在主體部分202的上表面的中心部分設有盤加載單元203，并且將圖12中所示的CD-ROM251裝入單元203中。盤加載單元203的左側設有用于打開或關閉該設備的電源的電源開關205，和用于暫時對游戲進行復位的復位開關204。在盤加載單元203的右側設有盤驅動開關，用于將CD-ROM 251裝入盤加載單元203或從盤加載單元203退出。
如圖10所示，在主體部分202的前側設有連接部分207A、207B。這些連接部分207A、207B上設有連接端子226，其位于從操作單元217引出的電纜227的最前端部分；連接端子插入部分212，其連接諸如存儲器卡的記錄單元228；和記錄插入單元208。即，兩個操作單元217和兩個記錄單元228可連接到主體部分202。
圖10的前視圖表示的是連接端子226和記錄單元228連接到右側連接部分207B而連接端子226或記錄單元228未裝在左側連接部分207A的狀態。參照圖10，在記錄插入單元208上設有活門(shutter)209，從而，當在主體部分202上裝有記錄單元228時，通過記錄單元228的前端來壓入活門209，以加載記錄單元228。
連接端子226的夾緊部分231A和記錄單元228的夾緊部分242A加工成滾花狀，以防止滑脫。連接端子226及記錄單元228的長度可選擇為基本上相同，如圖11的側視圖所示。
操作單元217具有由左右手抓緊的支撐部分220、221。支撐部分220、221的前端上設有驅動部分218、219。操作部分224、225可由左或右手的食指操作，而操作部分218、219可由左或右手的拇指操作。
在驅動部分218、219之間設有當在游戲期間執行選擇操作時驅動的選擇開關222和當起動游戲時驅動的起動開關223。
采用這個電視游戲機201，由上述CD ROM驅動器30來再現加載在盤加載單元203上的CD-ROM 251。操作部分217等效于輸入設備28，而記錄設備228等效于輔助存儲器27。
采用上述的地址發生設備，根據同步信號來產生預定地址，從而順序讀出寫入場存儲器中的圖象數據。由此讀出的圖象數據被發送到該地址發生設備中的多個線緩沖器。因此，該地址發生設備通過每個線緩沖器來單獨控制各圖象數據的輸出，從而可在同一個屏幕上顯示多個圖象。
此外，采用上述的地址發生設備，至少多個線緩沖器中的一個可從外部捕捉圖象數據以將其寫入場存儲器，因此，當產生預定地址時，與其它圖象數據一樣，從外部捕捉的圖象數據從該場存儲器讀出。因此，地址發生設備可以與寫入圖象存儲器中的圖象數據一樣的方式來讀出從外部捕捉的圖象，從而可在同一屏幕上顯示多個圖象。
采用上述的圖象顯示設備，根據同步信號來產生預定地址，從而順序讀出寫入場存儲器中的圖象數據。由此讀出的圖象數據被發送到該地址發生設備中的多個線緩沖器。因此，該圖象顯示設備通過每個線緩沖器來單獨控制各圖象數據的輸出，以產生視頻信號，從而可在同一個屏幕上顯示多個圖象。
此外，采用該圖象顯示設備，多個線緩沖器中的至少一個可從外部捕捉圖象數據以將其寫入場存儲器，從而，當產生預定地址時，與其它圖象數據一樣，從外部捕捉的圖象數據被從該場存儲器讀出。因此，該圖象顯示設備可以與寫入圖象存儲器中的圖象數據一樣的方式來讀出從外部捕捉的圖象，以輸出視頻信號，從而可在同一屏幕上顯示多個圖象。
采用上述的圖象顯示設備，由于控制裝置是程控的，因此有可能通過部分修改圖象數據的參數或通過α值的計算來顯示清晰的圖象。
此外，采用上述的圖象顯示設備，通過采用cache存儲器寫圖象信號并通過由該控制裝置順序讀出寫入該cache存儲器的控制圖象信號，可在同一屏幕上顯示多個同類的圖象。
權利要求
1.一種地址發生設備，包括地址發生裝置，用于根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；多個緩沖器，其根據所述地址來分別被提供從所述圖象存儲器讀出的圖象信號；和控制裝置，用于單獨控制由所述緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給所述緩沖器的圖象信號。
2.如權利要求1所述的地址發生設備，其中所述緩沖器的至少一個捕捉從外部提供的圖象信號，以將所捕捉到的圖象信號提供給所述圖象存儲器。
3.一種圖象顯示設備，包括地址產生裝置，其具有地址發生裝置，用于根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；多個緩沖器，其根據所述地址來分別被提供從所述圖象存儲器讀出的圖象信號；和控制裝置，用于單獨控制由所述緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給所述緩沖器的圖象信號；及合成裝置，用于合成由所述緩沖器輸出的圖象信號。
4.如權利要求3所述的圖象顯示設備，其中所述緩沖器的至少一個捕捉從外部提供的圖象信號，以將所捕捉到的圖象信號提供給所述圖象存儲器。
5.如權利要求3所述的圖象顯示設備，其中根據所述控制裝置的預定計算來對所述合成裝置進行程控。
6.如權利要求3所述的圖象顯示設備，還包括一個或多個cache存儲器，其裝載從所述圖象存儲器讀出的圖象信號；所述cache存儲器寫所提供的圖象信號；所述控制裝置順序讀出并控制寫入所述cache存儲器的圖象信號，以在單個屏幕上顯示多個同類圖象。
7.如權利要求3所述的圖象顯示設備，其中所述緩沖器由線存儲器構成。
8.一種地址發生方法，包括根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；根據所述地址來向緩沖器提供從所述圖象存儲器讀出的圖象信號；和單獨控制由所述緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給所述緩沖器的圖象信號。
9.一種圖象顯示方法，包括根據同步信號來產生用于讀出寫入圖象存儲器中的圖象信號的地址；根據所述地址來向緩沖器提供從所述圖象存儲器讀出的圖象信號；單獨控制由所述緩沖器輸出的圖象信號，從而在單個屏幕上顯示提供給所述緩中器的圖象信號；和合成由所述緩沖器輸出的圖象信號，以顯示。
全文摘要
從VRAM(18)讀出的圖象數據通過線緩沖器(75a～75d)提供給選擇合成單元(63)。線緩沖器(75d)存儲從外部提供的圖象數據,并將該圖象數據提供給VRAM(18)。VRAM(18)寫從外部通過線緩沖器(75d)提供的圖象數據,并根據來自控制單元的地址來以與其它圖象數據相同的方式讀出這個圖象數據。cache存儲器(74a和74b)在控制單元(71)的控制下讀出該圖象數據,并在顯示器的屏幕上以拼接方式顯示多個圖象。
文檔編號G09G5/39GK1181829SQ97190170
公開日1998年5月13日 申請日期1997年2月6日 優先權日1996年2月6日
發明者大場章男 申請人:索尼計算機娛樂公司