專利名稱：可重構的eda實驗平臺的制作方法
技術領域：
本發(fā)明涉及一種EDA實驗平臺，特別是一種可重構的EDA實驗平臺。
背景技術：
開展EDA(Electronic Design Automation的縮寫，譯為電子設計自動化)實驗對提高使用者理解EDA設計的原理和方法、提高EDA應用技術有著十分重要的輔助作用。然而，目前人們在開展各種實驗的過程中發(fā)現(xiàn)，隨著人們需要進行的實驗內(nèi)容和實驗種類不一樣，所需要的實驗平臺也完全不同。具體而言，主要分三類實驗平臺，分別是基于單片機的實驗平臺、基于DSP的實驗平臺和基于FPGA的實驗平臺。這三類實驗平臺側重點各不相同:基于單片機的實驗平臺更多的是為用戶提供綜合性的計算和控制資源，使得用戶理解和掌握微控制器的運行原理和能夠完成的基本的控制功能?；贒SP的實驗平臺更多地是為用戶提供高性能的計算服務，使用戶能夠實現(xiàn)諸如圖像處理、高性能計算等一些典型的應用服務。而基于FPGA (Field — Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列)的實驗平臺則主要為用戶提供豐富的可編程邏輯資源，使用戶能夠根據(jù)實際的應用需求靈活地開發(fā)各種組合或者時序邏輯電路，完成特定的應用需求。然而，在這三類實驗平臺所能夠提供的功能相對單一，應用范圍也比較局限。
發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是:提供一種可重構的EDA實驗平臺，以解決上述現(xiàn)有技術存在的功能單一，應用范圍比較局限的不足之處。解決上述技術問題的技術方案是:一種可重構的EDA實驗平臺，包括核心處理單元和外圍電路，所述的核心處理單元包括用于完成各種主要計算和控制功能的主處理FPGA芯片和用于完成為各種接口電路數(shù)據(jù)接口格式的轉換和數(shù)據(jù)鎖存功能的從處理FPGA芯片，所述的主處理FPGA芯片和從處理FPGA芯片之間采用直接連線的方式進行數(shù)據(jù)互聯(lián)。本發(fā)明的進一步技術方案是:所述的主處理FPGA芯片采用Spartan_3XC3S1000芯片，所述的從處理FPGA芯片采用Virtex-E XCV600E芯片。本發(fā)明的進一步技術方案是:所述的外圍電路含有只被主處理FPGA芯片進行訪問和控制的主存儲器，該主存儲器的地址線、數(shù)據(jù)線和訪問控制信號線與主處理FPGA芯片的I/O端口直接連接，主存儲器的時鐘線與主處理FPGA芯片的時鐘輸出端口進行連接。所述的外圍電路含有IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路，該LCD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路直接與從處理FPGA芯片輸出的I/O端口信號線連接。所述的IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路與從處理FPGA芯片輸出I/O端口信號線之間還連接有用于放大從處理FPGA芯片輸出信號進行的驅動電路。所述的外圍電路含有RS232接口電路、12C接口電路、SPI接口電路和網(wǎng)線接口，該RS232接口電路、I2C接口電路、SPI接口電路和網(wǎng)線接口分別直接與從處理FPGA芯片中的I/O端口信號線進行相連。所述的外圍電路含有用于為實驗平臺對模擬信號量進行訪問控制時使用的A/D接口芯片，該A/D接口芯片直接與主處理FPGA芯片相連。所述的A/D接口芯片為ADC0809芯片。所述的外圍電路含有兩片用于存儲FPGA芯片運行過程中相關程序的配置存儲芯片，該兩片配置存儲芯片均為24C256芯片，所述的兩片配置存儲芯片與主處理FPGA芯片直接相連。所述的外圍電路含有用于給主處理FPGA芯片和從處理FPGA芯片提供程序加載和更新通路的JTAG接口電路，該JTAG接口電路與主處理FPGA芯片直接相連。由于采用上述結構，本發(fā)明之可重構的EDA實驗平臺與現(xiàn)有技術相比，具有以下有益效果:
(I)功能多樣，應用范圍廣泛:
由于本發(fā)明的核心處理單元包括用于主處理FPGA芯片和從處理FPGA芯片，其中主處理FPGA芯片和從處理FPGA芯片之間通過IO接口實現(xiàn)數(shù)據(jù)的傳輸和交換，主處理FPGA芯片主要完成可重構EDA實驗平臺中的主要的計算和控制任務，從處理FPGA芯片主要完成各種接口信號的數(shù)據(jù)結構格式轉換及數(shù)據(jù)鎖存等功能。因此，本發(fā)明之可重構的EDA實驗平臺能夠通過對組重FPGA芯片功能的重構，使得該實驗平臺應用特點能夠分別滿足嵌入式實驗平臺、DSP實驗平臺和FPGA實驗平臺的應用場合，極大地擴大了實驗平臺的應用范圍。(2)由于本發(fā)明的從處理FPGA芯片還連接有多種接口電路，使得本EDA實驗平臺能夠滿足不同的外圍接口電路模塊，為本實驗平臺通過重構滿足多樣化的實驗應用需求提供良好的硬件支持。 (3)應用本發(fā)明之可重構的EDA實驗平臺，能夠將多種實驗內(nèi)容合并在一個實驗平臺上進行實驗和訓練，極大地降低了用戶購買實驗平臺的成本，提高了實驗平臺的應用效率。下面，結合附圖和實施例對本發(fā)明之可重構的EDA實驗平臺的技術特征作進一步的說明。
圖1:本發(fā)明之可重構的EDA實驗平臺的結構框 圖2:驅動電路的原理 圖3 =SPI總線的連接原理 圖4:主處理FPGA芯片與A/D接口芯片的連接原理圖。
具體實施例方式實施例一:
一種可重構的EDA實驗平臺(結構框圖參見圖1)，包括核心處理單元和外圍電路，所述的核心處理單元包括主處理FPGA芯片和從處理FPGA芯片，其中，主處理FPGA芯片采用Spartan-3XC3S1000芯片，用于完成各種主要計算和控制功能；從處理FPGA芯片采用Virtex-E XCV600E芯片，用于完成為各種接口電路數(shù)據(jù)接口格式的轉換和數(shù)據(jù)鎖存功能，所述的主處理FPGA芯片和從處理FPGA芯片之間采用直接連線的方式進行數(shù)據(jù)互聯(lián)。所述的外圍電路含有主存儲器、IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路、RS232接口電路、I2C接口電路、SPI接口電路和網(wǎng)線接口、A/D接口芯片、兩片配置存儲芯片、JTAG接口電路，其中，
所述的主存儲器只被主處理FPGA芯片進行訪問和控制，該主存儲器的地址線、數(shù)據(jù)線和訪問控制信號線與主處理FPGA芯片的I/O端口直接連接，主存儲器的時鐘線與主處理FPGA芯片的時鐘輸出端口進行連接。所述的IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路通過用于放大從處理FPGA芯片輸出信號的驅動電路與從處理FPGA芯片輸出的I/O端口信號線連接。所述的RS232接口電路、I2C接口電路、SPI接口電路和網(wǎng)線接口分別直接與從處理FPGA芯片中的I/O端口信號線進行相連。所述的A/D接口芯片用于為實驗平臺對模擬信號量進行訪問控制時使用，該A/D接口芯片型號為ADC0809芯片，所述的A/D接口芯片直接與主處理FPGA芯片相連。所述兩片配置存儲芯片用于存儲FPGA芯片運行過程中的相關程序，該兩片配置存儲芯片均為型號24C256芯片，所述的兩片配置存儲芯片與主處理FPGA芯片直接相連。所述的JTAG接口電路用于給主處理FPGA芯片和從處理FPGA芯片提供程序加載和更新通路，該JTAG接口電路與主處理FPGA芯片直接相連。本發(fā)明之可重構的EDA實驗平臺用于開展電機驅動實驗時的實現(xiàn)方法如下:
1.當用戶需要開展電機驅動實驗時，可以通過對主處理FPGA芯片和從處理FPGA芯片的程序進行設計和加載，使主處理FPGA芯片完成電機驅動控制的主體功能。2.從處理FPGA芯片用于完成將主處理FPGA芯片計算得到的相關控制參數(shù)進行格式轉換，傳輸至驅動電路。而驅動電路根據(jù)收到的信號進行放大之后，對驅動電機進行控制，從而實現(xiàn)利用可重構實驗平臺完成電機驅動的實驗內(nèi)容，其中，驅動電路是進行電機驅動控制過程中對信號進行放大的關鍵電路模塊，其電路實現(xiàn)結構如圖2所示。3.當用戶需要對IXD、LED等典型顯示設備進行訪問和控制時，可以對主處理FPGA芯片和從處理FPGA芯片分別進行設計，并加載所設計的程序，由主處理FPGA芯片完成對IXD、LED等顯示模塊的相關數(shù)據(jù)處理和控制的功能。從處理FPGA芯片則完成從主處理FPGA芯片接收的數(shù)據(jù)進行格式轉換，分別傳輸至LCD和LED信號接口。其中，將信號傳輸?shù)絃ED信號接口時，其控制過程相對簡單，只需要將控制信號直接送到LED顯示燈的信號線上即可實現(xiàn)對LED顯示燈的控制。4.對IXD信號的控制則需要在從處理FPGA芯片上開發(fā)IXD的接口電路程序，通過可編程邏輯期間運行接口電路程序，實現(xiàn)對LCD訪問接口協(xié)議和數(shù)據(jù)格式的轉換，從而實現(xiàn)對LCD的訪問與控制。5.當用戶需要進行數(shù)據(jù)通信實驗時，由用戶開發(fā)和設計主處理FPGA程序和從處理FPGA程序，其中，主處理FPGA程序完成數(shù)據(jù)通信中的數(shù)據(jù)準備及數(shù)據(jù)接收后的相關處理工作，而從處理FPGA芯片則完成數(shù)據(jù)接口格式及信號時序的轉換。如圖3所示為SPI數(shù)據(jù)總線協(xié)議，從處理FPGA芯片將需要根據(jù)數(shù)據(jù)訪問協(xié)議實現(xiàn)對該數(shù)據(jù)通信訪問協(xié)議的模擬和實現(xiàn)，使得主處理FPGA芯片能夠按規(guī)定的數(shù)據(jù)訪問協(xié)議實現(xiàn)相應的數(shù)據(jù)訪問功能。
6.當用戶需要進行圖像處理的綜合實驗時，可以由用戶開發(fā)主處理FPGA程序，并加載至FPGA芯片中，根據(jù)運算規(guī)模和計算任務的復雜程度，決定是否需要使用可重構EDA主存儲器資源。如果用戶開發(fā)的圖像處理程序相對簡單，計算復雜度不高，則該圖像處理程序完全在FPGA中完成。其所需要的計算存儲空間，由FPGA中的可編程邏輯單元進行模擬實現(xiàn)。如果用戶需要完成的圖像處理程序相對較為復雜，需要較大規(guī)模的存儲空間進行支持，則用戶設計的圖像處理程序可以將主存儲器中所提供的存儲資源作為訪問空間，最終實現(xiàn)圖像處理實驗的各種計算要求。7.當用戶需要完成溫度控制相關實驗時，可以由用戶設計主處理FPGA程序和從處理FPGA程序，并分別加載至兩個FPGA芯片中，通過A/D轉換芯片對目標區(qū)域溫度進行采樣，并將采樣得到的結果進行數(shù)據(jù)轉換，并傳輸至主處理FPGA程序根據(jù)所收到的溫度數(shù)值進行相關的控制預處理，得到的控制結果傳輸至從處理FPGA芯片，由從處理FPGA芯片按照一定的格式轉換，最終通過驅動電路送至相關的控制單元，實現(xiàn)溫度的連續(xù)控制目標。其中，主處理FPGA芯片和A/D接口芯片之間的連接關系原理關系如圖4所示。
權利要求
1.一種可重構的EDA實驗平臺，包括核心處理單元和外圍電路，其特征在于:所述的核心處理單元包括用于完成各種主要計算和控制功能的主處理FPGA芯片和用于完成為各種接口電路數(shù)據(jù)接口格式的轉換和數(shù)據(jù)鎖存功能的從處理FPGA芯片，所述的主處理FPGA芯片和從處理FPGA芯片之間采用直接連線的方式進行數(shù)據(jù)互聯(lián)。
2.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的主處理FPGA芯片采用Spartan-3XC3S1000芯片，所述的從處理FPGA芯片采用Virtex-E XCV600E芯片。
3.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有只被主處理FPGA芯片進行訪問和控制的主存儲器，該主存儲器的地址線、數(shù)據(jù)線和訪問控制信號線與主處理FPGA芯片的I/O端口直接連接，主存儲器的時鐘線與主處理FPGA芯片的時鐘輸出端口進行連接。
4.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路，該IXD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路直接與從處理FPGA芯片輸出的I/O端口信號線連接。
5.根據(jù)權利要求4所述的可重構的EDA實驗平臺，其特征在于:所述的LCD接口電路、LED接口電路、鍵盤接口電路和鼠標接口電路與從處理FPGA芯片輸出I/O端口信號線之間還連接有用于放大從處理FPGA芯片輸出信號進行的驅動電路。
6.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有RS232接口電路、I2C接口電路、SPI接口電路和網(wǎng)線接口，該RS232接口電路、I2C接口電路、SPI接口電路和網(wǎng)線接口分別直接與從處理FPGA芯片中的I/O端口信號線進行相連。
7.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有用于為實驗平臺對模擬信號量進行訪問控制時使用的A/D接口芯片，該A/D接口芯片直接與主處理FPGA芯片相連。
8.根據(jù)權利要求7所述的可重構的EDA實驗平臺，其特征在于:所述的A/D接口芯片為ADC0809芯片。
9.根據(jù)權利要求1所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有兩片用于存儲FPGA芯片運行過程中相關程序的配置存儲芯片，該兩片配置存儲芯片均為24C256芯片，所述的兩片配置存儲芯片與主處理FPGA芯片直接相連。
10.根據(jù)權利要求1至權利要求9任一權利要求所述的可重構的EDA實驗平臺，其特征在于:所述的外圍電路含有用于給主處理FPGA芯片和從處理FPGA芯片提供程序加載和更新通路的JTAG接口電路，該JTAG接口電路與主處理FPGA芯片直接相連。
全文摘要
一種可重構的EDA實驗平臺，涉及一種EDA實驗平臺，包括核心處理單元和外圍電路，核心處理單元包括直接互聯(lián)的主處理FPGA芯片和從處理FPGA芯片。所述的外圍電路含有主存儲器、LCD接口電路、LED接口電路、鍵盤接口電路、鼠標接口電路、SPI接口電路、網(wǎng)線接口、A/D接口芯片、兩片配置存儲芯片、JTAG接口電路等。本發(fā)明可通過對組重FPGA芯片功能的重構，使得該實驗平臺應用特點能夠分別滿足嵌入式實驗平臺、DSP實驗平臺和FPGA實驗平臺的應用場合，擴大了應用范圍，能夠將多種實驗內(nèi)容合并在一個實驗平臺上進行實驗和訓練，降低了用戶購買實驗平臺的成本，提高了實驗平臺的應用效率。
文檔編號G09B23/18GK103150952SQ20131007810
公開日2013年6月12日 申請日期2013年3月12日 優(yōu)先權日2013年3月12日
發(fā)明者潘梅勇, 張愛科, 黃慶華, 李瑞娟, 孔軼艷, 葛祥友 申請人:廣西生態(tài)工程職業(yè)技術學院, 柳州職業(yè)技術學院