專利名稱：一種基于cpld/fpga模塊的實驗系統的制作方法
技術領域：
本實用新型涉及一種基于CPLD/FPGA模塊開發的系統設計技術，具體地說，是指一種基于CPLD/FPGA模塊的實驗系統。
背景技術：
CPLD/FPGA(Complex Programmable Logic Device/Field Programmable GateArray)是一種邏輯關系通過在系統編程實現的大規模的集成電路(1C)。也就是一種用戶 根據需要通過編程而自行任意構造邏輯功能的數字集成電路。20世紀70年代，最早的可編程邏輯器件(PLD)誕生了。其輸出結構是可編程的邏輯宏單元，因為它的硬件結構設計可由軟件完成，因而它的設計比純硬件的數字電路具有很強的靈活性，但由于其結構過于簡單也使它們只能實現規模較小的電路。為彌補PLD只能設計小規模電路這一缺陷，20世紀80年代中期，推出了復雜可編程邏輯器件(CPLD)。基于CPLD/FPGA模塊的實驗教學系統，設計一種新型(編程靈活、集成度高、畢業設計項目開發周期短、適用范圍寬、開發工具先進、應用時設計制造成本低、對設計者的硬件經驗要求低、所形成的標準產品無需測試、價格大眾化、保密性又強等特點)的基于CPLD/FPGA模塊的實驗系統。本實用新型基于CPLD/FPGA模塊的實驗系統的總體思想是以CPLD/FPGA模塊為核心，構建一個開放的開發型實驗環境，根據學習目標的不同而靈活的采用多模塊組合，構建各類型的CPLD/FPGA基礎實驗、綜合性和設計性實驗，同時又能利用系統中所提供之模塊，構建各類開發型實驗。
實用新型內容本實用新型旨在借助集成開發軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜實現在線程序設計和功能調試的基于CPLD/FPGA模塊的實驗系統。使原有的學生難以參與的驗證性實驗系統，改變為一種既可以適應從基于CPLD/FPGA模塊基本驗證性實驗，又可以實現綜合性、系統性、創新性的課程設以及教學研究開發的多功能的實驗平臺。本實用新型所提供的一種基于CPLD/FPGA模塊(11)的實驗系統，包括CPLD/FPGA模塊(11)、與CPLD/FPGA模塊共同連接的顯示模塊(I)、輸入模塊(2)、數模、模數轉換模塊、通信模塊(8)、蜂鳴器模塊(9)。其特征在于它還包括與所述CPLD/FPGA模塊相連的ISPPAC模塊(3)、單片機模塊⑷、下載接口模塊(5)、頻率發生器模塊(6)，擴展模塊(10)，其中=ISPPAC模塊(3)，其包括ISPPAC模塊(3)及與之相連的電路，實現模擬電路的在線編程、硬件修改和電路重構；單片機模塊(4)，其包括單片機(4)及與之相連的接口電路，實現小型嵌入式控制器在線編程；下載接口模塊(5)，其包括下載接口模塊及與之相連的電路，實現與計算機并行通信、遠距離數據通信、編程下載；頻率發生器模塊￠)，其包括頻率發生器模塊(6)及與之相連的電路，提供實驗開發系統中需要的各種數字頻率；擴展模塊(10)，其包括擴展模塊(10)及與之相連的電路，提供實驗開發系統中需要的臨時性連接的小規模電路。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的顯示模塊包括若干種分別可連接在所述基于CPLD/FPGA模塊(11)上組合形成的顯示模塊(I)。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述若干種組合形成的顯示模塊
(I)包括若干個LED發光二極管、若干位八段數碼靜態顯示器、若干位八段數碼動態顯示器、LCD液晶顯示屏、點陣模塊、交通燈演示模塊等通用模塊。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的輸入模塊包括若干種分別可連接在所述基于CPLD/FPGA模塊(11)上組合形成的輸入模塊(2)。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的組合形成的輸入模塊(2)包括組成實現系統數據的輸入的8位開關構成的高低電平產生電路和4鍵功能鍵盤構成 的單脈沖產生電路。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的串行通信模塊是通過RS-232方式實現與計算機串行口的直接通信。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的數模、模數轉換模塊是通過數模集成電路實現模擬量和數字量的相互轉換。在上述的基于CPLD/FPGA模塊(11)實驗系統中，所述的蜂鳴器模塊通過蜂鳴器實現電路控制的報警輸出。由于采用了上述的技術解決方案，S卩采用CPLD/FPGA模塊(11)、模擬與數字以及單片機相結合的設計思想，利用多模塊化組合設計，一方面使得該實驗系統操作簡單，靈活，顯示直觀；另一方面提供了一種面向對象的解決方案，在CPLD/FPGA模塊(11)、ISPPAC模塊(3)和單片機模塊(4)的實驗系統的上，學生在自己設計的目標系統中或電路板上，不再為重構器件或對器件進行反復編程時，而將器件從線路板上焊上拆下。這種可對電路板或整個電子系統隨時進行組態或重組的功能，給學生的設計開發、電路板板級調試和系統升級換代帶來了極大的方便，學生無論是想增加或修改任一電路的設計，都可以在幾分鐘內把新的設計下載到器件中，從而完成新的軟、硬件設計，這種在設計性實驗中對硬件的設計，像軟件那樣靈活而易于實時修改，這不僅擴展了器件的用途，縮短了系統調試周期，而且還省略了對器件單獨編程的環節，簡化了目標設備的現場升級和維護。因此本實用新型為目前的開放型教學中的設計性、綜合性實驗提供了一個解決方案，實現了在線系統設計、修改以及功能調試的實驗開發系統。
圖I是本實用新型基于CPLD/FPGA模塊(11)實驗系統的結構示意圖框圖；圖2是本實用新型中顯示模塊(I)之一，8個LED發光二極管連接線路的示意圖；圖3是本實用新型中顯示模塊(I)之二，8位八段數碼動態顯示器接線方式示意圖；圖4是本實用新型中顯示模塊(I)之三，點陣模塊連接線路示意圖；圖5是本實用新型中ISPPAC模塊⑶連接線路示意圖；圖6是本實用新型中通訊模塊(8)連接線路示意圖；[0021]圖7是本實用新型中輸入模塊(2)之一，4鍵鍵盤連接線路示意圖；圖8是本實用新型中輸入模塊(2)之二，8位開關連接線路示意圖；圖9是本實用新型中頻率發生器模塊(6)連接線路示意圖；圖10是本實用新型中CPLD/FPGA模塊(11)連接線路示意圖；圖11是本實用新型中下載接口模塊(5)連接線路示意圖；圖12是本實用新型中單片機模塊(4)連接線路示意圖13是本實用新型中模數、數模轉換模塊(7)之一，模數轉換連接線路示意圖；圖14是本實用新型中模數、數模轉換模塊(7)之二，數模轉換連接線路示意圖；圖15是本實用新型中蜂鳴器模塊(9)連接線路示意具體實施方式
如圖I所示本實用新型基于CPLD/FPGA模塊(11)的實驗系統，包括CPLD/FPGA模塊(11)、與CPLD/FPGA模塊共同連接的顯示模塊(I)、輸入模塊(2)、數模、模數轉換模塊
(7)、通信模塊(8)、蜂鳴器模塊(9)、ISPPAC模塊(3)、單片機模塊(4)、下載接口模塊(5)、頻率發生器模塊￠)，擴展模塊(10)。本實用新型分為兩個部分，即基本型實驗模塊部分和提高型實驗模塊部分。為了能夠完成基于CPLD/FPGA模塊(11)基本程序的驗證性實驗，本實用新型的基本型實驗模塊組合有顯示模塊(I)、輸入模塊(2)、下載接口模塊(5)、頻率發生器模塊(6)和蜂鳴器模塊
(9)，通過這些模塊，完成基本常規的驗證性實驗、綜合性和設計性范例。顯示模塊實驗系統中組合形成的顯示模塊有多種不同類型的顯示模塊，包括8位LED發光二極管、8位數碼八段顯示器(動態顯示)、IXD液晶顯示屏(16字符)、16x16點陣等。如圖2所示，8位LED發光二極管通過一 8位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256)，其一般可用于基本指令程序的調試或特殊功能模塊調試的信息輸出窗口，間接顯示和評估應用程序的運行情況。本模塊由8個常規的LED發光二極管組成，并將這8個LED發光二極管連接成為開放型正邏輯點亮工作方式。8個LED發光二極管模塊，主要用來承擔一些基本的實驗內容，包括自動和手動計數顯示、高低4位交變顯示、單燈流動顯示和跑馬燈顯示等。在學習初期針對基于CPLD/FPGA模塊(11)軟件指令的調試和功能分析的初期具有較廣泛的應用價值。如圖3所示，8位八段數碼動態顯示器通過一 8位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，數據信息通過型號為74LS245的芯片傳送到8位八段數碼動態顯示器，數據位控制通過一 8位接線器J2連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，數據位控制信息通過兩片型號為ULN2003的芯片傳送到8位八段數碼動態顯示器的陽極輸入端，實現正邏輯點亮工作方式。8位八段數碼動態顯示器適用于一般的應用場合，目的是為了節約電源能耗和實現多位數據顯示，這種應用方案的優勢有效的利用了IO 口資源，在基于CPLD/FPGA模塊(11)的實時控制中有很強的優勢。如圖4所示，16x16點陣模塊采用4個8x8的點陣模塊U1、U2、U3、U4構成，點陣模塊的內部結構非常簡單，主要采用行列平行線布局方式，在行列線交錯處嵌入一個LED發光三極管所構成。數據通過一 16位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，位控制選擇方式通過一 4位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，位控制通過一片型號為74LS145的芯片傳轉換為依次循環的16位掃描信號送到由4個8x8的點陣模塊U1、U2、U3、U4構成的16x16點陣模塊掃描位，由掃描位高電平與數據位低電平實現邏輯點亮工作方式。IXD液晶顯示器采用通用MS12864A系列4x8液晶產品，字符圖形點陣16x16，帶LED背光源，能實現圖形與漢字雙顯示功能。輸入模塊實驗系統中組合形成的輸入模塊有多種不同類型的輸入模塊，包括4鍵鍵盤和8位開關等。如圖7所示，4鍵鍵盤通過一 4位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，組合鍵盤是在實驗系統中應用比較廣泛，常用做功能鍵，在具體的實驗中，既可以定義為常規數字鍵，又可以作為某種信號的輸入或功能的設定，還可以作為單脈 沖觸發使用。內部連線結構采用獨立式鍵盤方式，4鍵為SW1、SW2、SW3、SW4，一端接地另一端各通過大小相同的IK電阻Rl、R2、R3、R4連接至電源VCC。獨立式鍵盤工作電平的設置是按鍵處于正常狀態下，外引出接線為高電平，當按下鍵盤后，外引出接線為低電平。程序通過判斷接線器Jl的電平狀態，可以很方便獲得按鍵的工作情況。如圖8所示，8位開關連接線路通過一 8位接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，內部連線結構采用獨立式開關方式，8位開關SI、S2、S3、S4、S5、S6.S7.S8, 一端接地另一端各通過大小相同的IK電阻Rl、R2、R3、R4、R5、R6、R7、R8連接至電源VCC，中心抽頭依次直接連接8位接線器Jl。獨立式開關工作電平的設置是開關處于正常狀態下，接線器Jl外引出接線8位懸空，8位開關全部向一端閉合的狀態下，接線器Jl外引出接線8位高電平，當8位開關全部向另一端閉合的狀態下，接線器Jl外引出接線8位低電平。程序通過判斷接線器Jl的電平狀態，可以很方便模擬工控現場開關量。頻率發生器模塊實驗系統中組合形成的頻率發生器模塊是由20M晶振經過多級分頻取得的，這個模塊主要是向CPLD/FPGA模塊(11)提供實驗中所需要的若干種不同的頻率。如圖9所示，頻率發生器模塊的電路結構是通過3塊型號為⑶4060B的Ul、U2、U3所構成，不同頻率可根據程序需要通過3個8位接線器Jl、J2、J3輸出至基于CPLD/FPGA模塊(11)(型號為 EPM7256) 11。下載接口模塊實驗系統中組合形成的下載接口模塊主要是連接計算機和CPLD/FPGA模塊(11)，也就是提供可編程程序下載通道，隨時將實驗中修改或調整的程序下載到CPLD/FPGA模塊
(11)中，實現在線編程。本實用新型實驗系統中組合形成的下載接口模塊，還可以承擔系統中組合形成的單片機模塊的程序下載和在線編程以及ISPPAC模塊的程序下載和在線編程。如圖11所示，下載接口模塊的電路結構是通過連接計算機的接線器J1、連接CPLD/FPGA模塊(11)(型號為EPM7256) 11的接線器J2和集成電路Ul (型號為74LS244)所構成。接線器Jl的1、3、5、9腳分別通過電阻值為330歐姆的電阻R4、R1、R3、R2連接到電源 VCC。蜂鳴器模塊[0048]實驗系統中組合形成的蜂鳴器模塊主要是完成程序中所涉及的報警信號和聲音提示信息，通過對其輸入不同的頻率而發出不同的聲音。如圖15所示，蜂鳴器模塊通過接線器Jl連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，電路結構是由一個蜂鳴器和一個三極管所組成。基于CPLD/FPGA模塊(11)提高型實驗，本實用新型提高型實驗模塊組合有ISPPAC模塊⑶、單片機模塊⑷、數模、模數轉換模塊(7)、串行(同步/異步)通信模塊⑶和系統擴展模塊(10)。通過這些模塊，能夠構建和完成許多開發性的實驗范例。ISPPAC 模塊 實驗系統中組合形成的ISPPAC模塊主要采用LATTICE公司的ISPPAC80模擬可編 程器件構成。與普通模擬電路相比，它又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點，與數字器件相比，它具有簡潔、經濟、高速度、低功耗等優勢。如圖5所示，ISPPAC模塊通過接線器Jl與計算機并行接口連接，接線器J2、J3連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11。單片機模塊實驗系統中組合形成的單片機模塊，屬于小系統模式，采用ATMEL公司的在線可編程芯片(AT89S52)，4K程序存儲器ROM主要應用于開發型實驗中，解決算法及數據處理問題。如圖15所示，單片機模塊通過8位接線器JO、Jl、J2、J3和4位接線器J4連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，復位電路結構由IOK電阻R1、1K電阻R2、IOUF電容C3和復位按鍵Kl所構成，晶振電路由12M晶振Xl和30P電容Cl與C2構成。數模、模數轉換模塊實驗系統中組合形成的數模、模數轉換模塊包含數模轉換和模數轉換兩個獨立的電路部分。數模轉換部分數模轉換部分在開發型實驗中主要承擔實驗系統中組合形成的CPLD/FPGA模塊
(11)(型號為EPM7256) 11的數字信號轉換為模擬信號，用以驅動模擬控制的各類電氣設備，從而達到各種控制系統的前期系統開發。如圖14所示，數模轉換部分是通過接線器Jl和J2連接至基于CPLD/FPGA模塊
(11)(型號為EPM7256) 11，接線器J3作為輸出模擬信號接口。主要芯片采用DAC0830、LF351和LM358所構成。模數轉換部分模數轉換部分在開發型實驗中主要承擔實驗系統中外部模擬傳感器信號的轉換。本實用新型設計了 8路模擬輸入，采用分時復用方式對8路模擬信號進行數字化轉換，轉換精度為1/256，滿足基本控制系統的需求。如圖13所示，數模轉換部分是通過接線器J2和J3連接至基于CPLD/FPGA模塊
(11)(型號為EPM7256) 11，8位接線器Jl作為8路模擬信號輸入接口。主要芯片采用ADC0809。串行(同步/異步)通信模塊實驗系統中組合形成的串行(同步/異步)通信模塊，即通過RS-232方式實現與計算機串行口的直接通信。如圖5所示，串行(同步/異步)通信模塊通過接線器JC3連接至計算機輸出的RS—232接口，接線器JCl和接線器JC2連接至基于CPLD/FPGA模塊(11)(型號為EPM7256) 11，主要芯片采用MAX232，電路結構采用MAX公司的典型應用電路。系統擴展模塊實驗系統中組合形成的系統擴展模塊是由若干個并列接線器所組成，主要功能是在開發實驗中遇到一些設計中未涉及但臨時需要用到的不太復雜的電路，作為實驗系統的補充與擴充。以上是各個功能模塊的具體應用以及實施方法，充分利用以上各模塊，使得基于CPLD/FPGA模塊(11)實驗系統功能更強大，實驗和設計內容更豐富，產品的前期設計更加靈活，特別是將在系統可編程思想在本實驗系統中的引用后，使其應用面更大。如單片機功能實驗與開發、ISPPAC功能實驗與開發、CPLD/FPGA功能實驗與開發、各小系統通信的通 信實驗與開發等。綜上所述，本實用新型主要具有以下特點I.本實驗系統的發明屬于多系統組合，為學生進行基于CPLD/FPGA模塊(11)從基礎實驗、應用型實驗、綜合型實驗到開發型實驗提供了一個非常有效的開發環境，學生即可以完成教學中的所有實驗，同時也可以為同行業技術人員隨心所欲進行基于CPLD/FPGA模塊(11)產品設計及研發提供了一個新的應用平臺。2.本實驗系統運行中，各模塊相對獨立，學生在實驗或設計中根據需要隨時可以利用通用的接插件將若干不同的應用模塊相互連接和組合，實現不同的功能和應用。徹底的改變了傳統的教學模式，這種極大的實驗靈活性，使得學生從自發參與實驗到有目的的駕御實驗，教學效果非常突出。3.本實驗系統的發明含蓋了目前EDA所涉及的多個系統，對學生的綜合性學習能力幫助很大，特別是其創新性具有明顯的促進作用，學生通過實驗，能夠比較深刻理解各模塊的工作方式，達到對多學科知識的相互融會貫通。4.本實驗系統的發明特別強調以學生為中心，從根本上改變了傳統的單一的基于某一芯片的實驗系統，而是綜合了實踐中要完成一個項目的設計所涉及的若干個小系統，從整個系統來說，每個小系統可以配合基本模塊使用，同時又可利用小系統各自的優勢，充分發揮整體開發效率，為以后做大型系統的設計提供了一個較好的解決方案。另外本實用新型中所涉及的ISPPAC模塊、單片機模塊和CPLD/FPGA模塊(11)都可采用在系統可編程，學生可以隨時調整自己的數字系統、模擬系統和算法程序，靈活組合和創建自己的新的應用系統，而不需要為修改線路或增加應用電路而重新設計和制作硬件電路板，特別是使系統的升級變得非常容易和簡單，真正實現了軟件和硬件完整結合的新思想。本實用新型雖然已根據所涉及的范圍做了具體的描述，但是本技術領域的普通技術人員應該認識到，以上的實例僅是用來說明本實用新型，在沒有脫離本實用新型精神的情況下還可做出各種等效的變化和修改。因此，只要在本實用新型的實質精神范圍內對上述實例的變化，變型都將落在本實用新型的權利要求書的范圍內。
權利要求1.一種基于CPLD/FPGA模塊(11)的實驗系統，包括CPLD/FPGA模塊(11)、與CPLD/FPGA模塊共同連接的顯示模塊(I)、輸入模塊(2)、數模、模數轉換模塊(7)、通信模塊(8)、蜂鳴器模塊(9);其特征在于它還包括與所述CPLD/FPGA模塊相連的ISPPAC模塊(3)、單片機模塊(4)、下載接口模塊(5)、頻率發生器模塊(6)，擴展模塊(10)，其中=ISPPAC模塊(3)，其包括單片機模塊(4)，下載接口模塊(5)，其包括下載接口模塊及與之相連的電路，實現與計算機并行通信、遠距離數據通信、編程下載；頻率發生器模塊出)，其包括頻率發生器模塊(6)及與之相連的電路，提供實驗開發系統中需要的各種數字頻率；擴展模塊(10)，其包括擴展模塊(10)及與之相連的電路，提供實驗開發系統中需要的臨時性連接的小規模電路。
2.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的顯示模塊包括若干種分別可連接在所述基于CPLD/FPGA模塊(11)上組合形成的顯示模塊⑴。
3.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述若·干種組合形成的顯示模塊(I)包括若干個LED發光二極管、若干位八段數碼靜態顯示器、若干位八段數碼動態顯示器、IXD液晶顯示屏、點陣模塊、交通燈演示模塊。
4.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的輸入模塊包括若干種分別可連接在所述基于CPLD/FPGA模塊(11)上組合形成的輸入模塊⑵。
5.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的組合形成的輸入模塊(2)包括組成實現系統數據的輸入的8位開關構成的高低電平產生電路和4鍵功能鍵盤構成的單脈沖產生電路。
6.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的串行通信模塊是通過RS-232方式實現與計算機串行口的直接通信。
7.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的數模、模數轉換模塊是通過數模集成電路實現模擬量和數字量的相互轉換。
8.根據權利要求I所述的基于CPLD/FPGA模塊(11)的實驗系統，其特征在于所述的蜂鳴器模塊通過蜂鳴器實現電路控制的報警輸出。
專利摘要本實用新型一種基于CPLD/FPGA模塊的實驗系統，以CPLD/FPGA模塊為核心、融合模擬、數字以及單片機相結合的設計思想，利用多模塊化組合設計，一方面使得該實驗系統操作簡單，靈活，顯示直觀。另一方面提供了一個面向對象的解決方案，在CPLD/FPGA模塊、ISPPAC模塊和單片機內核開發的實驗系統的上，學生針對自己的設計目標，可以重構器件或反復編程升級軟件，而無需將器件從線路板上焊上拆下。這種在線對電路板或目標電子系統隨時進行組態或重組的功能，給學生的設計開發、電路板級調試和系統升級換代帶來了極大的方便。本實用新型的實驗開發系統實現了在線系統設計、修改以及功能調試，為目前的開放型教學中的設計性、綜合性實驗提供了一個較好的解決方案。
文檔編號G09B19/00GK202534200SQ20112049721
公開日2012年11月14日 申請日期2011年11月30日 優先權日2011年11月30日
發明者楊德, 暢福善 申請人:運城學院