專(zhuān)利名稱(chēng)：移位寄存器單元電路、移位寄存器、陣列基板及液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元電路、移位寄存器、陣列基板及液晶顯示器。
背景技術(shù)：
液晶顯示器是一種以玻璃基板為制造材料的平面顯示器。為了在不增加任何工藝和制造成本的情況下，通過(guò)GOA電路的設(shè)計(jì)(如圖I所示的GOA電路移位寄存器單元電路的原理圖)，采用用于形成像素電路內(nèi)的TFT (Thin Film Transistor,薄膜晶體管)的制造工藝，將像素電路的驅(qū)動(dòng)電路與像素電路形成為一體。在此情況下，為了降低制造成本，最好是用于TFT相同異電型的晶體管形成包含移位寄存器在內(nèi)的驅(qū)動(dòng)電路。而現(xiàn)有技術(shù)中，由TFT相同異電型的晶體管形成的移位寄存器單元電路中存在著下拉TFT閾值電壓在直流偏壓下會(huì)產(chǎn)生漂移以及在時(shí)鐘跳變時(shí)易引起輸出不穩(wěn)定等問(wèn)題，影響了移位寄存器的工作可靠性。
發(fā)明內(nèi)容
針對(duì)上述問(wèn)題，本發(fā)明提供一種能有效改善漂移輸出穩(wěn)定的移位寄存器單元電路、移位寄存器、陣列基板及液晶顯示器。為達(dá)到上述目的，本發(fā)明所述移位寄存器單元電路包括輸入端，包括起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端；預(yù)充電電路，響應(yīng)于起始信號(hào)和第一時(shí)鐘信號(hào)的致能電平，輸出導(dǎo)通電平；第一電平拉低電路，接入導(dǎo)通電平后，將所述預(yù)充電電路輸出的導(dǎo)通電平拉低輸出低電平，導(dǎo)通電平截止后，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平及第二時(shí)鐘信號(hào)的非致能電平輸出低電平，響應(yīng)于第一時(shí)鐘信號(hào)的非致能電平及第二時(shí)鐘信號(hào)的致能電平輸出高電平;第二電平拉低電路，耦接于所述第一電平拉低電路的輸出端，響應(yīng)于第一電平拉低電路輸出的高電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路輸出的低電平及第一時(shí)鐘信號(hào)的非致能電平，第二電平拉低電路輸出高電平；輸出端，稱(chēng)接于所述第二電平拉低電路的輸出端，輸出電平信號(hào)。進(jìn)一步地，所述第一電平拉低電路由第一反向電路、電平拉高電路和第一電平拉低子電路構(gòu)成；其中，所述第一反向電路，接入導(dǎo)通電平后，將第一反向電路輸出端的電平拉低輸出低電平；導(dǎo)通電平截止后，第一反向電路輸出高電平；所述電平拉高電路，響應(yīng)于第二時(shí)鐘信號(hào)的致能電平將所述第一反向電路輸出的高電平拉高輸出高電平；
所述第一電平拉低子電路，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平，將所述電平拉高電路輸出的高電平拉低輸出低電平。于一具體實(shí)施例中，所述預(yù)充電電路由第一開(kāi)關(guān)、第一節(jié)點(diǎn)和電容構(gòu)成；其中，所述第一開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極接入起始信號(hào)，源極耦接于所述第一節(jié)點(diǎn)；所述第一節(jié)點(diǎn)，為所述預(yù)充電電路導(dǎo)通電平輸出端；所述電容，一端耦接于所述第一節(jié)點(diǎn)，另一端連接低電平。于一具體實(shí)施例中，所述第一反向電路由第二開(kāi)關(guān)、第二節(jié)點(diǎn)和第三開(kāi)關(guān)構(gòu)成；其中，
所述第二開(kāi)關(guān)，柵極與漏極相互耦接，漏極連接高電平，源極耦接于所述第二節(jié)占.所述第二節(jié)點(diǎn)，為所述第一電平拉低電路的輸出端；所述第三開(kāi)關(guān)，柵極接入所述預(yù)充電電路的導(dǎo)通電平輸出端，漏極耦接于所述第二節(jié)點(diǎn)，源極連接低電平。于一具體實(shí)施例中，所述電平拉高電路由第四開(kāi)關(guān)和第三節(jié)點(diǎn)構(gòu)成；其中，所述第四開(kāi)關(guān)，柵極接入第二時(shí)鐘信號(hào)，漏極耦接于所述第一反向電路的輸出端，源極耦接于所述第三節(jié)點(diǎn)；所述第三節(jié)點(diǎn)，為所述電平拉高電路的輸出端。于一具體實(shí)施例中，所述第一電平拉低子電路由第五開(kāi)關(guān)和第六開(kāi)關(guān)構(gòu)成；其中，所述第五開(kāi)關(guān)，柵極耦接于所述預(yù)充電電路的輸出端，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平；所述第六開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平。于一具體實(shí)施例中，所述第一電平拉低子電路由第五開(kāi)關(guān)和第六開(kāi)關(guān)構(gòu)成；其中，所述第五開(kāi)關(guān)，柵極耦接于所述第二電平拉低電路的輸出端，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平；所述第六開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平。于一具體實(shí)施例中，所述第二電平拉低電路由第二反向電路和第二電平拉低子電路構(gòu)成；其中，所述第二反向電路，響應(yīng)于第一電平拉低電路輸出的高電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路輸出的低電平，第二反向電路輸出高電平；所述第二電平拉低子電路，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二反向電路輸出的高電平拉低輸出低電平。 于一具體實(shí)施例中，所述第二反向電路包括第八開(kāi)關(guān)、第四節(jié)點(diǎn)和第七開(kāi)關(guān)；其中，所述第八開(kāi)關(guān)，柵極與漏極相互耦接，漏極連接高電平，源極耦接于所述第四節(jié)占.
所述第四節(jié)點(diǎn)，為所述第二電平拉低電路的輸出端所述第七開(kāi)關(guān)，柵極耦接于所述第一電平拉低電路的輸出端，漏極耦接于所述第四節(jié)點(diǎn)，源極連接低電平。于一具體實(shí)施例中，所述第二電平拉低子電路由第九開(kāi)關(guān)構(gòu)成；所述第九開(kāi)關(guān)，其柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述第二電平拉低電路的輸出端，源極連接低電平。為達(dá)到上述目的，本發(fā)明所述移位寄存器，具有至少兩個(gè)級(jí)聯(lián)連接的移位寄存器單元電路，各移位寄存器單元電路均基于兩個(gè)時(shí)鐘信號(hào)工作，所述的移位寄存器單元電路為上述的電路結(jié)構(gòu)中任意一移位寄存器單元電路。為達(dá)到上述目的，本發(fā)明所述液晶顯示器陣列基板，所述陣列基板上設(shè)置有GOA電路，所述GOA電路的移位寄存器為上述的移位寄存器。為達(dá)到上述目的，本發(fā)明所述液晶顯示器，包括液晶顯示器陣列基板，該液晶顯示器陣列基板為上述的液晶顯示器陣列基板。本發(fā)明的有益效果是I、本發(fā)明通過(guò)采用電平雙下拉的設(shè)計(jì)，使得下拉TFT從直流下拉轉(zhuǎn)變?yōu)榻涣飨吕粌H改善了下拉TFT閾值電壓在直流偏壓下的漂移問(wèn)題，還減小了 TFT交流工作周期(TFTAC Duty Cycle)。2、本發(fā)明還減少了移位寄存器單元電路中TFT輸出和上拉節(jié)點(diǎn)的懸空，進(jìn)而減小了電路的雜散(Stray)效應(yīng)。3、本發(fā)明所述移位寄存器單元電路中使用了較少的TFT薄膜晶體管即實(shí)現(xiàn)了 GOA電路，電路結(jié)構(gòu)簡(jiǎn)單，輸出穩(wěn)定性好，且能耗低。
圖I是基本的GOA電路移位寄存器單兀電路的原理圖；圖2是本發(fā)明所述移位寄存器單元電路的一實(shí)施例示意圖；圖3是本發(fā)明所述移位寄存器單元電路的另一實(shí)施例示意圖；圖4是本發(fā)明實(shí)施例I的時(shí)序波形圖；圖5本發(fā)明所述移位寄存器的結(jié)構(gòu)示意圖；圖6是本發(fā)明所述移位寄存器自上而下的逐行輸出柵極驅(qū)動(dòng)信號(hào)的示意圖。
具體實(shí)施例方式下面結(jié)合說(shuō)明書(shū)附圖對(duì)本發(fā)明做進(jìn)一步的描述。如圖2所示，本發(fā)明所述移位寄存器單元電路原理圖，所述移位寄存器單元電路包括輸入端、預(yù)充電電路I、第一電平拉低電路2、第二電平拉低電路3及輸出端5 ;其中，輸入端，包括起始信號(hào)輸入端41、第一時(shí)鐘信號(hào)輸入端42和第二時(shí)鐘信號(hào)輸入端43 ；預(yù)充電電路1，響應(yīng)于起始信號(hào)和第一時(shí)鐘信號(hào)的致能電平，輸出導(dǎo)通電平；第一電平拉低電路2，接入導(dǎo)通電平后，將所述預(yù)充電電路I輸出的導(dǎo)通電平拉低輸出低電平，導(dǎo)通電平截止后，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平及第二時(shí)鐘信號(hào)的非致能電平輸出低電平，響應(yīng)于第一時(shí)鐘信號(hào)的非致能電平及第二時(shí)鐘信號(hào)的致能電平輸出高電平；第二電平拉低電路3，耦接于所述第一電平拉低電路2的輸出端，響應(yīng)于第一電平拉低電路2輸出的高電平將所述第二電平拉低電路3輸出端的電平拉低輸出低電平；響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二電平拉低電路3輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路2輸出的低電平及第一時(shí)鐘信號(hào)的非致能電平，第二電平拉低電路3輸出高電平；輸出端5, f禹接于所述第二電平拉低電路3的輸出端,輸出電平信號(hào)。作為本發(fā)明進(jìn)一步地實(shí)施例，所述第一電平拉低電路2由第一反向電路201、電平拉高電路202和第一電平拉低子電路203構(gòu)成；其中，所述第一反向電路201,接入導(dǎo)通電平后,將第一反向電路201輸出端的電平拉低輸出低電平；導(dǎo)通電平截止后，第一反向電路輸出高電平； 所述電平拉高電路202，響應(yīng)于第二時(shí)鐘信號(hào)的致能電平將所述第一反向電路201輸出的高電平拉高輸出高電平；所述第一電平拉低子電路203，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平，將所述所述電平拉高電路202輸出的高電平拉低輸出低電平。作為本發(fā)明更進(jìn)一步地實(shí)施例，所述第二電平拉低電路由第二反向電路301和第二電平拉低子電路302構(gòu)成；其中，所述第二反向電路301，響應(yīng)于第一電平拉低電路2輸出的高電平將所述第二電平拉低電路3輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路2輸出的低電平，第二反向電路301輸出高電平；所述第二電平拉低子電路
302,響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二反向電路301輸出的高電平拉低輸出低電平。下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明所述移位寄存器單元電路作進(jìn)一步地說(shuō)明。在下列實(shí)施例中所述的致能電平為高電平，非致能電平為低電平。實(shí)施例I如圖2所示，本發(fā)明所述移位寄存器單元電路的一具體實(shí)施例，本實(shí)施例中各開(kāi)關(guān)Tl T7均為T(mén)FT (Thin Film Transistor,薄膜晶體管)。從圖中可以看出，所述預(yù)充電電路I由第一開(kāi)關(guān)Tl、第一節(jié)點(diǎn)A和電容C構(gòu)成；所述第一開(kāi)關(guān)Tl,柵極接入第一時(shí)鐘信號(hào)CKB，漏極接入起始信號(hào)(該起始信號(hào)可以是STV信號(hào)，還可以是上一級(jí)移位寄存器單元電路輸出的電平信號(hào))，源極耦接于所述第一節(jié)點(diǎn)A ;所述第一節(jié)點(diǎn)A，為所述預(yù)充電電路I導(dǎo)通電平輸出端；所述電容C，一端耦接于所述第一節(jié)點(diǎn)A，另一端連接低電平Vss。所述第一電平拉低電路2由第一反向電路201、電平拉高電路202和第一電平拉低子電路203構(gòu)成。所述第一反向電路由第二開(kāi)關(guān)T2、第二節(jié)點(diǎn)B和第三開(kāi)關(guān)T3構(gòu)成；其中，所述第二開(kāi)關(guān)T2，柵極與漏極相互耦接，漏極連接高電平Vdd，源極耦接于所述第二節(jié)點(diǎn)T2 ；所述第二節(jié)點(diǎn)B，為所述第一電平拉低電路的輸出端；所述第三開(kāi)關(guān)T3，柵極接入所述預(yù)充電電路I的導(dǎo)通電平輸出端，漏極耦接于所述第二節(jié)點(diǎn)B，源極連接低電平Vss。所述電平拉高電路202由第四開(kāi)關(guān)T4和第三節(jié)點(diǎn)QB構(gòu)成；其中，所述第四開(kāi)關(guān)T4，柵極接入第二時(shí)鐘信號(hào)CK，漏極耦接于所述第一反向電路201的輸出端(即節(jié)點(diǎn)B)，源極耦接于所述第三節(jié)點(diǎn)QB ;所述第三節(jié)點(diǎn)QB，為所述電平拉高電路202的輸出端。所述第一電平拉低子電路203由第五開(kāi)關(guān)T5和第六開(kāi)關(guān)T6構(gòu)成；其中，所述第五開(kāi)關(guān)T5，柵極耦接于所述預(yù)充電電路I的輸出端，漏極耦接于所述電平拉高電路202的輸出端(即節(jié)點(diǎn)QB)，源極連接低電平Vss ;所述第六開(kāi)關(guān)Τ6，柵極接入第一時(shí)鐘信號(hào)CKB，漏極耦接于所述電平拉高電路202的輸出端(即節(jié)點(diǎn)QB)，源極連接低電平Vss。所述第二電平拉低電路3由由第二反向電路301和第二電平拉低子電路302構(gòu)成。所述第二反向電路301包括第八開(kāi)關(guān)T8、第四節(jié)點(diǎn)D和第七開(kāi)關(guān)T7 ;其中，所述第八開(kāi)關(guān)T8，柵極與漏極相互耦接，漏極連接高電平Vdd，源極耦接于所述第四節(jié)點(diǎn)D ;所述第四節(jié)點(diǎn)D，為所述第二電平拉低電路3的輸出端；所述第七開(kāi)關(guān)T7，柵極耦接于所述第一電平拉低電路2的輸出端(即節(jié)點(diǎn)QB)，漏極耦接于所述第四節(jié)點(diǎn)D，源極連接低電平Vss。所述第二電平拉低子電路302由所述第九開(kāi)關(guān)構(gòu)成；所述第九開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)CKB，漏極耦接于所述第四節(jié)點(diǎn)D，源極連接低電平Vss。如圖4所示，為本實(shí)施例的工作時(shí)序圖。如圖中所示，上述電路工作于差分輸入的第一時(shí)鐘信號(hào)CKB與第二時(shí)鐘信號(hào)CK下，即第一時(shí)鐘信號(hào)CKB與第二時(shí)鐘信號(hào)CK是差分輸入的所以在第一時(shí)鐘CKB處于高電平時(shí)第二時(shí)鐘信號(hào)CK則處于低電平，第一時(shí)鐘信號(hào)CKB 處于低電平時(shí)第二時(shí)鐘信號(hào)CK則處于高電平。在圖中t0 tl時(shí)刻，第一時(shí)鐘信號(hào)CKB輸出低電平，第二時(shí)鐘信號(hào)CK輸出高電平。此時(shí)，第一開(kāi)關(guān)Tl截止，耦接于第一開(kāi)關(guān)Tl的起始信號(hào)輸出的是低電平，即節(jié)點(diǎn)A點(diǎn)輸出低電平。節(jié)點(diǎn)A輸出低電平時(shí)，第三開(kāi)關(guān)T3截止，節(jié)點(diǎn)B輸出高電平。節(jié)點(diǎn)B輸出高電平時(shí)，因第四開(kāi)關(guān)T4的柵極連接的第二時(shí)鐘信號(hào)CK為高電平，T4導(dǎo)通，T5因與其柵極耦接的節(jié)點(diǎn)A為低電平而截止，T6因與其柵極耦接的第一時(shí)鐘信號(hào)為低電平而截止，節(jié)點(diǎn)QB輸出高電平。節(jié)點(diǎn)QB輸出高電平時(shí)，第七開(kāi)關(guān)T7導(dǎo)通，第九開(kāi)關(guān)T9因與其柵極耦接的第一時(shí)鐘信號(hào)為低電平而截止，輸出端Vrat此時(shí)段輸出低電平。在圖中tl t2時(shí)刻，第一時(shí)鐘信號(hào)CKB輸出高電平，第二時(shí)鐘信號(hào)CK輸出低電平。此時(shí)，柵極與所述第一時(shí)鐘信號(hào)CKB耦接的第一開(kāi)關(guān)Tl導(dǎo)通，起始信號(hào)輸出高電平，節(jié)點(diǎn)A輸出高電平，并同時(shí)開(kāi)始對(duì)電容C進(jìn)行充電。節(jié)點(diǎn)A輸出高電平時(shí)，第三開(kāi)關(guān)T3導(dǎo)通，節(jié)點(diǎn)B輸出低電平；第四開(kāi)關(guān)T4因第二時(shí)鐘信號(hào)CK為低電平而截止，第五開(kāi)關(guān)T5因節(jié)點(diǎn)A輸出高電平而導(dǎo)通，第六開(kāi)關(guān)T6因第一時(shí)鐘信號(hào)CKB輸出高電平而導(dǎo)通,節(jié)點(diǎn)QB輸出低電平；節(jié)點(diǎn)QB為低電平時(shí)，第七開(kāi)關(guān)T7截止，第九開(kāi)關(guān)T9因第一時(shí)鐘信號(hào)CKB輸出高電平而截止，輸出端Vrat此時(shí)段輸出低電平。在圖中t2 t3時(shí)刻，第一時(shí)鐘信號(hào)CKB輸出低電平，第二時(shí)鐘信號(hào)CK輸出高電平。此時(shí)，起始信號(hào)輸出低電平，停止對(duì)電容C充電。電容C開(kāi)始放電，維持節(jié)點(diǎn)A輸出高電平直至電容C放電完成(即圖中t3時(shí)刻)。節(jié)點(diǎn)A輸出高電平時(shí)，第三開(kāi)關(guān)T3導(dǎo)通，節(jié)點(diǎn)B輸出低電平。此時(shí),第二時(shí)鐘信號(hào)CK輸出高電平致使第四開(kāi)關(guān)T4導(dǎo)通，同時(shí)第五開(kāi)關(guān)T5因節(jié)點(diǎn)A輸出高電平而導(dǎo)通，第六開(kāi)關(guān)T6因第一時(shí)鐘信號(hào)CKB輸出低電平而截止，節(jié)點(diǎn)QB因第四開(kāi)關(guān)T4導(dǎo)通輸出的低電平被輕微的拉高(如圖4中所示)；節(jié)點(diǎn)QB輸出的輕微被拉高的電平還不能使第七開(kāi)關(guān)T7導(dǎo)通，第九開(kāi)關(guān)T9因第一時(shí)鐘信號(hào)CKB輸出低電平而截止，此時(shí)第八開(kāi)關(guān)與第七開(kāi)關(guān)構(gòu)成如反向器201結(jié)構(gòu)的電路,將QB低電平反向輸出，即輸出端Vtjut此時(shí)段輸出為高電平。在圖中t3 t4時(shí)刻，第一時(shí)鐘信號(hào)CKB輸出高電平，第二時(shí)鐘信號(hào)CK輸出低電平。第一時(shí)鐘信號(hào)CKB輸出高電平Tl導(dǎo)通,但I(xiàn)禹接于第一開(kāi)關(guān)Tl漏極的起始信號(hào)輸出的是低電平且電容C放電也已完畢，因此節(jié)點(diǎn)A點(diǎn)輸出低電平。節(jié)點(diǎn)A輸出低電平時(shí)，第三開(kāi)關(guān)T3截止，節(jié)點(diǎn)B輸出高電平，第四開(kāi)關(guān)T4因第二時(shí)鐘信號(hào)CK輸出低電平截止，第五開(kāi)關(guān)T5因節(jié)點(diǎn)A輸出低電平而截止，第六開(kāi)關(guān)T6因第一時(shí)鐘信號(hào)CKB輸出高電平而導(dǎo)通，節(jié)點(diǎn)QB輸出低電平，第七開(kāi)關(guān)T7截止，第九開(kāi)關(guān)T9因第一時(shí)鐘信號(hào)CKB輸出高電平導(dǎo)通，致使輸出端Vrat此時(shí)段的電平被拉低從而輸出低電平。在后續(xù)的周期中(即t4時(shí)刻之后)，因節(jié)點(diǎn)A始終處于低電平，T5始終處于截止?fàn)顟B(tài)，節(jié)點(diǎn)B始終處于高電平。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKB輸出低電平、第二時(shí)鐘信號(hào)CK輸出高電平時(shí)，此時(shí)第五開(kāi)關(guān)T5與第六開(kāi)關(guān)T6均處于截止?fàn)顟B(tài)會(huì)具有電容的特性，進(jìn)而致使節(jié)點(diǎn)QB輸出的高電平有波動(dòng)而不是穩(wěn)定的高電平(如圖4中t4時(shí)刻之后)；反之輸出低電平。第七開(kāi)關(guān)T7在節(jié)點(diǎn)QB輸出高電平時(shí)導(dǎo)通，此時(shí)第九開(kāi)關(guān)T9因第一時(shí)鐘信號(hào)CKB輸出的是低電平而截止，第七開(kāi)關(guān)T7和第八開(kāi)關(guān)T8即構(gòu)成一反向器，將節(jié)點(diǎn)QB輸出的電平反向；當(dāng)?shù)谝粫r(shí)鐘信號(hào)CKB輸出的是高電平時(shí),第九開(kāi)關(guān)T9導(dǎo)通拉低輸出端Vrat輸出的電平,進(jìn)而
可以保持輸出端Vrat在輸出低電平時(shí)的穩(wěn)定性。上述t0 t4時(shí)刻，即為一個(gè)周期，在t4時(shí)刻之后無(wú)論第一時(shí)鐘信號(hào)CKB與第二時(shí)鐘信號(hào)CK如何變換，只要起始信號(hào)不輸出高電平，輸出端Vwt就一直輸出低電平。當(dāng)起始信號(hào)再次輸出高電平時(shí)，本發(fā)明所述移位寄存器單元電路的工作時(shí)序均同上述to t4周期。實(shí)施例2如圖3所示，本發(fā)明所述移位寄存器單元電路的另一具體實(shí)施例，本實(shí)施例只是將實(shí)施例I中的第五開(kāi)關(guān)T5的柵極改為耦接于所述第二電平拉低電路的輸出端，因節(jié)點(diǎn)A輸出的電平波形在t2時(shí)刻之后同輸出端Vrat的波形，其對(duì)T5的作用相同，即本實(shí)施例的工作原理同實(shí)施例I。如圖5所示，本發(fā)明所述移位寄存器，包括多級(jí)移位寄存器單元Sp S2. . . Sn，各級(jí)移位寄存器單元于輸出端(OUTr OUT1, OUT2. . . OUTn)產(chǎn)生掃描信號(hào)。每一級(jí)移位寄存器單元均設(shè)有第一時(shí)鐘接入口 CKB、第二時(shí)鐘接入口 CK、起始信號(hào)接入口、復(fù)位信號(hào)接入口 RT以及掃描信號(hào)輸出端口 ουτη。各級(jí)移位寄存器單元電路均采用上述電路結(jié)構(gòu)的移位寄存器單元電路。其中，處于第一級(jí)的移位寄存器單元S1，其起始信號(hào)接入口接入起始信號(hào)STV，第一時(shí)鐘接入口接入第一時(shí)鐘信號(hào)，第二時(shí)鐘接入口接入第二時(shí)鐘信號(hào)，復(fù)位信號(hào)接入口接下級(jí)移位寄存器單元的掃描信號(hào)輸出端口；處于第一級(jí)緊接下一級(jí)的移位寄存器單元S2，其起始信號(hào)接入口接入第一級(jí)移位寄存器單元S1輸出的掃描信號(hào)，第一時(shí)鐘接入口接入第二時(shí)鐘信號(hào)，第二時(shí)鐘接入口接入第一時(shí)鐘信號(hào)，復(fù)位信號(hào)接入口接下級(jí)移位寄存器單元的掃描信號(hào)輸出端口 ；依次類(lèi)推直至移位寄存器單元Sn，級(jí)聯(lián)在最后一位的Sn無(wú)需接入復(fù)位信號(hào)。這里需要注意的是，η為奇數(shù)的移位寄存器單元Sn，其第一時(shí)鐘接入口應(yīng)接入第一時(shí)鐘信號(hào)，第二時(shí)鐘接入口應(yīng)接入第二時(shí)鐘信號(hào)。η為偶數(shù)的移位寄存器單元Sn，第一時(shí)鐘接入口應(yīng)接入第二時(shí)鐘信號(hào)，第二時(shí)鐘接入口應(yīng)接入第一時(shí)鐘信號(hào)。如圖6所示，所述移位寄存器在雙時(shí)鐘輸入下工作，自上而下的逐行輸出柵極驅(qū)動(dòng)信號(hào)的示意圖。
本發(fā)明所述的液晶顯示器陣列基板，該陣列基板上設(shè)置有GOA電路，所述GOA電路的移位寄存器具有至少兩個(gè)移位寄存器單元電路級(jí)聯(lián)連接的結(jié)構(gòu)(如圖5所示)，且基于兩相時(shí)鐘信號(hào)工作，其中，所述的移位寄存器單元電路，包括輸入端，包括起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端；預(yù)充電電路，響應(yīng)于起始信號(hào)和第一時(shí)鐘信號(hào)的致能電平，輸出導(dǎo)通電平；第一電平拉低電路，接入導(dǎo)通電平后，將所述預(yù)充電電路輸出的導(dǎo)通電平拉低輸出低電平，導(dǎo)通電平截止后，響應(yīng)于第二時(shí)鐘信號(hào)的非致能電平輸出低電平，響應(yīng)于第二時(shí)鐘信號(hào)的致能電平輸出高電平；第二電平拉低電路，耦接于所述第一電平拉低電路的輸出端，響應(yīng)于第一時(shí)鐘信號(hào)的非致能電平將所述第一電平拉低電路輸出的電平反向；響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第一電平拉低電路經(jīng)反向輸出的電平拉低輸出低電平；輸出端，稱(chēng)接于所述第二電平拉低電路的輸出端，輸出電平信號(hào)。 上述輸出端分別與所述陣列基板上的對(duì)應(yīng)的柵極掃描線相連，用于提供各柵極掃描線的柵極驅(qū)動(dòng)信號(hào)。作為本發(fā)明所述液晶顯示器陣列基板進(jìn)一步的實(shí)施例，所述第一電平拉低電路由第一反向電路、電平拉高電路和第一電平拉低子電路構(gòu)成；其中，所述第一反向電路，將所述預(yù)充電電路輸出的電平進(jìn)行反向并輸出；所述電平拉高電路，響應(yīng)于第二時(shí)鐘信號(hào)的致能電平將所述第一反向電路輸出的高電平拉高輸出高電平；所述第一電平拉低子電路，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平，將所述電平拉高電路輸出的高電平拉低輸出低電平。作為本發(fā)明所述液晶顯示器陣列基板更進(jìn)一步的實(shí)施例，所述第二電平拉低電路由第二反向電路和第二電平拉低子電路構(gòu)成；其中，所述第二反向電路，響應(yīng)于所述第一時(shí)鐘信號(hào)的非致能電平，將所述第一電平拉低電路輸出的電平反向輸出；所述第二電平拉低子電路，響應(yīng)于所述第一時(shí)鐘信號(hào)的致能電平，將所述第一電平拉低電路經(jīng)反向輸出的電平拉低輸出低電平。本發(fā)明所述液晶顯示器陣列基板上集成的所述移位寄存器單元電路還可以是上述實(shí)施例I (如圖2所示)和實(shí)施例2(如圖3所示)所述結(jié)構(gòu)的電路。本發(fā)明所述的液晶顯示器，包括液晶顯示器陣列基板，該液晶顯示器陣列基板為上述所述結(jié)構(gòu)的陣列基板。以上，僅為本發(fā)明的較佳實(shí)施例，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種移位寄存器單元電路，其特征在于，包括 輸入端，包括起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端； 預(yù)充電電路，響應(yīng)于起始信號(hào)和第一時(shí)鐘信號(hào)的致能電平，輸出導(dǎo)通電平； 第一電平拉低電路，接入導(dǎo)通電平后，將所述預(yù)充電電路輸出的導(dǎo)通電平拉低輸出低電平；導(dǎo)通電平截止后，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平及第二時(shí)鐘信號(hào)的非致能電平輸出低電平，響應(yīng)于第一時(shí)鐘信號(hào)的非致能電平及第二時(shí)鐘信號(hào)的致能電平輸出高電平；第二電平拉低電路，耦接于所述第一電平拉低電路的輸出端，響應(yīng)于第一電平拉低電路輸出的高電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路輸出的低電平及第一時(shí)鐘信號(hào)的非致能電平，第二電平拉低電路輸出高電平; 輸出端，I禹接于所述第二電平拉低電路的輸出端，輸出電平信號(hào)。
2.根據(jù)權(quán)利要求I所述移位寄存器單元電路，其特征在于，所述第一電平拉低電路由第一反向電路、電平拉高電路和第一電平拉低子電路構(gòu)成；其中， 所述第一反向電路，接入導(dǎo)通電平后，將第一反向電路輸出端的電平拉低輸出低電平；導(dǎo)通電平截止后，第一反向電路輸出高電平； 所述電平拉高電路，響應(yīng)于第二時(shí)鐘信號(hào)的致能電平將所述第一反向電路輸出的高電平拉高輸出高電平； 所述第一電平拉低子電路，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平，將所述電平拉高電路輸出的高電平拉低輸出低電平。
3.根據(jù)權(quán)利要求I或2所述移位寄存器單元電路，其特征在于，所述預(yù)充電電路由第一開(kāi)關(guān)、第一節(jié)點(diǎn)和電容構(gòu)成；其中， 所述第一開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極接入起始信號(hào)，源極耦接于所述第一節(jié)占. 所述第一節(jié)點(diǎn)，為所述預(yù)充電電路導(dǎo)通電平輸出端； 所述電容，一端耦接于所述第一節(jié)點(diǎn)，另一端連接低電平。
4.根據(jù)權(quán)利要求2所述移位寄存器單元電路，其特征在于，所述第一反向電路由第二開(kāi)關(guān)、第二節(jié)點(diǎn)和第三開(kāi)關(guān)構(gòu)成；其中， 所述第二開(kāi)關(guān)，柵極與漏極相互耦接，漏極連接高電平，源極耦接于所述第二節(jié)點(diǎn)； 所述第二節(jié)點(diǎn)，為所述第一電平拉低電路的輸出端； 所述第三開(kāi)關(guān)，柵極接入所述預(yù)充電電路的導(dǎo)通電平輸出端，漏極耦接于所述第二節(jié)點(diǎn)，源極連接低電平。
5.根據(jù)權(quán)利要求2所述移位寄存器單元電路，其特征在于，所述電平拉高電路由第四開(kāi)關(guān)和第三節(jié)點(diǎn)構(gòu)成；其中， 所述第四開(kāi)關(guān)，柵極接入第二時(shí)鐘信號(hào)，漏極耦接于所述第一反向電路的輸出端，源極耦接于所述第三節(jié)點(diǎn)； 所述第三節(jié)點(diǎn)，為所述電平拉高電路的輸出端。
6.根據(jù)權(quán)利要求2或5所述移位寄存器單元電路，其特征在于，所述第一電平拉低子電路由第五開(kāi)關(guān)和第六開(kāi)關(guān)構(gòu)成；其中，所述第五開(kāi)關(guān)，柵極耦接于所述預(yù)充電電路的輸出端，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平； 所述第六開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平。
7.根據(jù)權(quán)利要求2或5所述移位寄存器單元電路，其特征在于，所述第一電平拉低子電路由第五開(kāi)關(guān)和第六開(kāi)關(guān)構(gòu)成；其中， 所述第五開(kāi)關(guān)，柵極耦接于所述第二電平拉低電路的輸出端，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平； 所述第六開(kāi)關(guān)，柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述電平拉高電路的輸出端，源極連接低電平。
8.根據(jù)權(quán)利要求2或5所述移位寄存器單元電路，其特征在于，所述第二電平拉低電路由第二反向電路和第二電平拉低子電路構(gòu)成；其中， 所述第二反向電路，響應(yīng)于第一電平拉低電路輸出的高電平將所述第二電平拉低電路輸出端的電平拉低輸出低電平；響應(yīng)于所述第一電平拉低電路輸出的低電平，第二反向電路輸出高電平； 所述第二電平拉低子電路，響應(yīng)于第一時(shí)鐘信號(hào)的致能電平將所述第二反向電路輸出的高電平拉低輸出低電平。
9.根據(jù)權(quán)利要求8所述移位寄存器單元電路，其特征在于，所述第二反向電路包括第八開(kāi)關(guān)、第四節(jié)點(diǎn)和第七開(kāi)關(guān)；其中， 所述第八開(kāi)關(guān)，柵極與漏極相互耦接，漏極連接高電平，源極耦接于所述第四節(jié)點(diǎn)； 所述第四節(jié)點(diǎn)，為所述第二電平拉低電路的輸出端； 所述第七開(kāi)關(guān)，柵極耦接于所述第一電平拉低電路的輸出端，漏極耦接于所述第四節(jié)點(diǎn)，源極連接低電平。
10.根據(jù)權(quán)利要求8或9所述移位寄存器單元電路，其特征在于，所述第二電平拉低子電路由第九開(kāi)關(guān)構(gòu)成；所述第九開(kāi)關(guān)，其柵極接入第一時(shí)鐘信號(hào)，漏極耦接于所述第二電平拉低電路的輸出端，源極連接低電平。
11.一種移位寄存器，具有至少兩個(gè)級(jí)聯(lián)連接的移位寄存器單元電路，各移位寄存器單元電路均基于兩個(gè)時(shí)鐘信號(hào)工作，其特征在于，所述的移位寄存器單元電路為權(quán)利要求I至權(quán)利要求10中所述的任意一移位寄存器單元電路。
12.一種液晶顯示器陣列基板，所述陣列基板上設(shè)置有GOA電路，其特征在于，所述GOA電路的移位寄存器為權(quán)利要求11中所述的移位寄存器。
13.一種液晶顯示器，包括液晶顯示器陣列基板，其特征在于，所述液晶顯示器陣列基板為權(quán)利要求12中所述的液晶顯示器陣列基板。
全文摘要
本發(fā)明公開(kāi)一種移位寄存器單元電路、移位寄存器及液晶顯示器陣列基板，主要是為了解決現(xiàn)有移位寄存器可靠性差的問(wèn)題而設(shè)計(jì)。本發(fā)明移位寄存器，具有至少兩個(gè)級(jí)聯(lián)連接的移位寄存器單元電路，各移位寄存器單元電路均基于兩個(gè)時(shí)鐘信號(hào)工作；單元電路包括輸入端、預(yù)充電電路、第一電平拉低電路、第二電平拉低電路和輸出端。本發(fā)明在改善了下拉TFT閾值電壓在直流偏壓下漂移的問(wèn)題，同時(shí)解決了時(shí)鐘跳變帶來(lái)的輸出不穩(wěn)定，提高了電路的可靠性，并減少了功耗。
文檔編號(hào)G09G3/36GK102654982SQ20111012658
公開(kāi)日2012年9月5日 申請(qǐng)日期2011年5月16日 優(yōu)先權(quán)日2011年5月16日
發(fā)明者李天馬, 祁小敬, 青海剛 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 成都京東方光電科技有限公司