移位寄存器的制作方法

專利名稱：移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器，特別涉及形成于液晶顯示面板、有機(jī)EL顯示面板的有源矩陣基板的移位寄存器。
背景技術(shù)：
近年來，在每個像素中具有薄膜晶體管(Thin Film Transistor ；以下記為“TFT”) 的液晶顯示裝置、有機(jī)EL顯示裝置得到普及。TFT利用形成于玻璃基板等基板上的半導(dǎo)體層來制作。形成有TFT的基板稱為有源矩陣基板。作為TFT，以往廣泛使用將非晶硅薄膜作為活性層的TFT(以下記為“非晶硅 TFT”)、將多晶硅膜作為活性層的TFT(以下記為“多晶硅TFT”)。多晶硅膜中的載流子遷移率高于非晶硅膜，因此，多晶硅TFT具有高于非晶硅TFT 的導(dǎo)通電流，能夠高速工作。因此，開發(fā)出了如下顯示面板，不僅像素用TFT由多晶硅TFT 構(gòu)成，驅(qū)動器等周邊電路用TFT的一部分或全部也由多晶硅TFT構(gòu)成。這樣，有時將形成于構(gòu)成顯示面板的絕緣性基板(典型的是玻璃基板)的驅(qū)動器稱為單片驅(qū)動器。驅(qū)動器中有柵極驅(qū)動器和源極驅(qū)動器，也有時僅將任意一方的驅(qū)動器設(shè)為單片驅(qū)動器。這里，所謂顯示面板是指在液晶顯示裝置和有機(jī)EL顯示裝置內(nèi)具有顯示區(qū)域的部分，不包括液晶顯示裝置的背光源、邊框等。在本說明書中，將包含單片柵極驅(qū)動器的顯示面板稱為“柵極驅(qū)動器單片面板”。 柵極驅(qū)動器單片面板具有排列有多個像素的顯示區(qū)域(也稱為像素部)和設(shè)于像素部的周緣、形成柵極驅(qū)動器等驅(qū)動電路的邊框區(qū)域(也稱為周邊區(qū)域)。另一方面，為了對在制造階段產(chǎn)生的斷線故障進(jìn)行修復(fù)，有時在顯示面板形成修復(fù)線。例如在專利文獻(xiàn)1中提出設(shè)置用于修復(fù)信號線的修復(fù)線的方案。此外，專利文獻(xiàn)2 中提出通過在形成于邊框區(qū)域的數(shù)據(jù)驅(qū)動器中設(shè)置虛擬緩沖部來對數(shù)據(jù)配線故障進(jìn)行修復(fù)的方案。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 特開2008-165237號公報專利文獻(xiàn)2 特開2008-26900號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題在柵極驅(qū)動器單片面板中，通常，邊框區(qū)域(特別是移位寄存器)的圖案密度高于像素部的圖案密度。其理由如下。在像素部，為了提高顯示的對比度，優(yōu)選提高開口率，配線和元件對單位面積所占的比例變小。而在邊框區(qū)域，為了抑制邊框區(qū)域的面積(窄邊框化)，需要將包含移位寄存器的驅(qū)動電路布置在盡量狹窄的空間。因此，優(yōu)選最緊密地填充配線、元件(最緊密填充構(gòu)
4造)，單位面積內(nèi)的配線、元件所占的比例變大。這樣，當(dāng)移位寄存器的圖案密度高時，在柵極驅(qū)動器單片面板的制造階段，在移位寄存器產(chǎn)生斷線、漏電等故障的比例變高。當(dāng)移位寄存器的哪怕一部分產(chǎn)生故障時，有時信號也不被送到故障產(chǎn)生部位的下級，會造成面板整體的故障。因此，一個部位的故障將成為面板整體的故障，所以成品率降低。本發(fā)明鑒于上述問題完成，其主要目的是通過對在單片柵極驅(qū)動器中的移位寄存器產(chǎn)生的斷線故障進(jìn)行修復(fù)來提高成品率。用于解決問題的方案本發(fā)明的移位寄存器為由絕緣性基板支撐的移位寄存器，具有分別依次輸出輸出信號的多個級，所述多個級分別具有包含多個薄膜晶體管的電路，所述多個薄膜晶體管包含與所述電路的工作相關(guān)的第1薄膜晶體管和具有至少一個懸浮的端子的第2薄膜晶體管，所述第2薄膜晶體管的其它端子連接于所述第1薄膜晶體管的對應(yīng)端子，所述至少一個懸浮的端子形成為可以與規(guī)定的配線連接。在某優(yōu)選實(shí)施方式中，從所述基板的上方觀察到的所述第1薄膜晶體管和第2薄膜晶體管的溝道區(qū)域的形狀大致相同。在某優(yōu)選實(shí)施方式中，所述第1薄膜晶體管和第2薄膜晶體管具有源極電極和漏極電極的任一方與柵極電極相連接的構(gòu)造，所述第2薄膜晶體管中的源極電極和漏極電極的另一方懸浮。在某優(yōu)選實(shí)施方式中，所述第2薄膜晶體管中的所述至少一個懸浮的端子的延長部和所述第1薄膜晶體管中與所述懸浮的端子相對應(yīng)的端子的延長部以相互不連接的狀
態(tài)重疊。從所述基板的上方觀察到的所述重疊的部分的形狀也可大于10 μ mX 10 μ m。設(shè)所述第1薄膜晶體管的3個端子為1A、1B、1C，設(shè)所述第2薄膜晶體管的3個端子為2A、2B、2C，當(dāng)使所述端子2A與所述端子IA對應(yīng)、所述端子2B與所述端子IB對應(yīng)、所述端子2C與所述端子IC對應(yīng)時，所述端子2A、1A、2C、1C由第1導(dǎo)電膜形成，所述端子2B 和端子IB由與所述第1導(dǎo)電膜不同的第2導(dǎo)電膜形成，至少所述端子2C可連接于所述端子IC0所述端子2B也可連接于所述端子IB。優(yōu)選在所述第1薄膜晶體管和所述第2薄膜晶體管之間不存在其它的薄膜晶體管。在某優(yōu)選實(shí)施方式中，所述第1薄膜晶體管和第2薄膜晶體管具有相同個數(shù)的溝道，所述溝道的數(shù)量為5個以下。所述溝道的數(shù)量也可為1個。所述第1薄膜晶體管中與所述懸浮的端子相對應(yīng)的端子具有延長部，所述第1薄膜晶體管的所述延長部的長度優(yōu)選為100 μ m以上。本發(fā)明的其它的移位寄存器為由絕緣性的基板支撐的移位寄存器，具有分別依次輸出輸出信號的多個級，所述多個級的至少一個具有包含多個薄膜晶體管的電路，所述多個薄膜晶體管包含與所述電路的工作相關(guān)的薄膜晶體管Ml和具有至少一個懸浮的端子的薄膜晶體管M2，所述薄膜晶體管M2的其它端子與所述薄膜晶體管Ml的對應(yīng)端子連接，所述薄膜晶體管Ml中與所述懸浮的端子相對應(yīng)的端子的延長部與規(guī)定的配線重疊，在該重疊的部分施以熔化處理，由此，所述薄膜晶體管Ml的延長部與所述規(guī)定的配線相互連接。本發(fā)明的有源矩陣基板具有上述記載的任一種移位寄存器。本發(fā)明的顯示面板具有上述記載的任一種移位寄存器。本發(fā)明的移位寄存器的制造方法為上述移位寄存器的制造方法，包含如下工序 檢查所述電路的所述第1薄膜晶體管中是否產(chǎn)生了故障；當(dāng)在所述進(jìn)行檢查的工序中確認(rèn)產(chǎn)生了故障時，進(jìn)行如下修復(fù)處理將所述第1薄膜晶體管從所述電路分離，并且將所述第 2薄膜晶體管中的所述懸浮的端子連接于所述規(guī)定的配線，所述修復(fù)處理包含對所述重疊的部分施以熔化處理而使所述第2薄膜晶體管的所述懸浮的端子連接于所述規(guī)定的配線的工序。發(fā)明效果根據(jù)本發(fā)明，在柵極驅(qū)動器單片面板的制造階段，即使在移位寄存器發(fā)生斷線、漏電等故障，也能夠?qū)收喜课贿M(jìn)行修復(fù)并使移位寄存器正常工作。因此，能夠提高柵極驅(qū)動器單片面板的成品率。


圖1 (a)是本發(fā)明的實(shí)施方式的液晶顯示面板100的示意性平面圖，(b)是表示一個像素的示意性構(gòu)造的平面圖。圖2 (a)是說明柵極驅(qū)動器110中所包含的移位寄存器IlOA的構(gòu)成的框圖，(b)是對(a)所示構(gòu)成進(jìn)行簡化的平面圖。圖3是表示輸入移位寄存器IlOA的時鐘信號的波形的圖。圖4是本實(shí)施方式的其它液晶顯示面板的示意性平面圖。圖5是表示未設(shè)置修復(fù)用TFT的情況下的比較例的移位寄存器IlOA的一個級的電路10的圖。圖6是表示移位寄存器IlOA的各級的輸入輸出信號的波形和節(jié)點(diǎn)Ni、N2的電壓波形的圖。圖7(a)是表示本發(fā)明的第1實(shí)施方式的移位寄存器的一個級的電路20的構(gòu)成的圖，(b)是電路20中包含修復(fù)用TFT的虛線部分的示意性放大平面圖。圖8(a) (c)是舉例表示用于電路20的TFT的各種構(gòu)成的平面圖。圖9是表示在圖8 (c)中所示的TFT產(chǎn)生故障的情況下，不使用修復(fù)用TFT來進(jìn)行修復(fù)的方法的圖。圖10(a)是表示本發(fā)明的第2實(shí)施方式的移位寄存器的一個級的電路50的構(gòu)成的圖，(b)是電路50中包含修復(fù)用TFT的虛線部分的示意性放大平面圖。圖11是表示圖10(a)的電路50的一部分的布局圖。
具體實(shí)施例方式本發(fā)明的特征在于在移位寄存器中相對于與電路工作相關(guān)的TFT(有時稱為“第 1TFT”)設(shè)置修復(fù)用TFT (有時稱為“第2TFT”)。第2TFT與第ITFT相鄰設(shè)置，優(yōu)選第ITFT和第2TFT之間不存在其它TFT。優(yōu)選第ITFT及第2TFT的構(gòu)成(半導(dǎo)體層的形狀、溝道的個數(shù)等)相同。本發(fā)明的移位寄存器優(yōu)選適用于柵極驅(qū)動器單片面板。該情況下，第2TFT也設(shè)于單片柵極驅(qū)動器的移位寄存器電路區(qū)域內(nèi)。以下，進(jìn)一步具體說明本發(fā)明的實(shí)施方式。(第1實(shí)施方式)以下，參照附圖，對本發(fā)明的移位寄存器的第1實(shí)施方式加以說明。以下，舉例表示出一體地(單片)形成于液晶顯示面板上的移位寄存器，但本發(fā)明并不限于此。圖1(a)是本發(fā)明的實(shí)施方式的液晶顯示面板100的示意性平面圖，圖1 (b)是表示一個像素的示意性構(gòu)造的圖。此外，圖1(a)中示出液晶顯示面板100的有源矩陣基板 101的構(gòu)造，省略了液晶層、相對基板。通過在液晶顯示面板100設(shè)置背光源或電源等，能夠獲得液晶顯示裝置。在有源矩陣基板101上一體地形成柵極驅(qū)動器110和源極驅(qū)動器120。在液晶顯示面板100的顯示區(qū)域形成有多個像素，以參考符號132表示與像素對應(yīng)的有源矩陣基板 101的區(qū)域。此外，柵極驅(qū)動器120不需要一體地形成于有源矩陣基板101?？梢酝ㄟ^公知的方法安裝另外制作的源極驅(qū)動器IC等。如圖1 (b)所示，有源矩陣基板101具有與液晶顯示面板100的一個像素對應(yīng)的像素電極101P。像素電極IOlP通過像素用TFT101T與源極總線IOlS連接。TFT101T的柵極電極與柵極總線IOlG連接。柵極驅(qū)動器110的輸出與柵極總線IOlG連接，按線順序掃描。源極驅(qū)動器120的輸出與源極總線101S連接，向源極總線IOlS提供顯示信號電壓(灰度級電壓)。接著，圖2(a)是說明包含于柵極驅(qū)動器110的移位寄存器IlOA的構(gòu)成的框圖。移位寄存器IlOA由構(gòu)成有源矩陣基板101的玻璃基板等絕緣性基板支撐。構(gòu)成移位寄存器 IlOA的TFT優(yōu)選以與形成于有源矩陣基板101的顯示區(qū)域的像素用TFT101T相同的工序形成。圖2(a)中僅示意性地示出移位寄存器IlOA所具有的多個級(第1級 第N級) 中第1級的STAGE(I)(級(1))到第6級的STAGE(6)(級(6))的6級。各級實(shí)質(zhì)上具有相同的構(gòu)造，形成級聯(lián)連接。來自移位寄存器IlOA的各級的輸出被提供給液晶顯示面板100 的像素區(qū)域中的各柵極總線101G。這樣的移位寄存器IlOA例如記載于本申請人的專利申請2008-314501號中。為了參考專利申請2008-314501號的公開內(nèi)容，將其援引到本說明書中。移位寄存器IlOA的各級具有用于接收置位信號S的輸入端子；用于接收復(fù)位信號R的輸入端子；用于輸出輸出信號Q的輸出端子；接收相位相互不同的四個時鐘信號 CKA、CKB、CKC和CKD的輸入端子。在STAGE (1)輸入作為置位信號S的柵極起始脈沖GSP-0。 各級的輸出端子與對應(yīng)的柵極總線IOlG連接。此外，STAGE⑵ STAGE(N-I)的輸出端子分別與下一級中用于接受置位信號的輸入端子連接。此外，在圖2(a)中，配線VSS、CK1、 CK1B、CK2、CK2B、CLR 表示干配線。圖2(b)是將圖2(a)所示的構(gòu)成進(jìn)一步簡化后的平面圖。如圖所示，從面板的端部向中央形成有設(shè)有干配線的干配線區(qū)域、移位寄存器電路區(qū)域以及像素區(qū)域(顯示區(qū)域)。將干配線區(qū)域與移位寄存器電路區(qū)域合起來的區(qū)域稱為“柵極驅(qū)動器區(qū)域”。此外，柵極驅(qū)動器區(qū)域有時也夾著像素區(qū)域配置于面板的兩側(cè)。從顯示控制電路(未作圖示)向移位寄存器IlOA提供四個柵極時鐘信號CK1、 CK1B、CK2及CK2B、柵極起始脈沖信號GSP-O和柵極結(jié)束脈沖信號GEP-E。如圖3 (a) (d)所示，柵極時鐘信號CKl與柵極時鐘信號CKlB的相位錯開180 度(與一個水平掃描期間相當(dāng)?shù)钠陂g)，柵極時鐘信號CK2與柵極時鐘信號CK2B的相位錯開180度。此外，柵極時鐘信號CKl的相位相對于柵極時鐘信號CK2超前90度，柵極時鐘信號CKlB的相位相對于柵極時鐘信號CK2B超前90度。這些柵極時鐘信號都是每隔一個水平掃描期間形成一次高電平(High電平)的狀態(tài)。 當(dāng)向移位寄存器110的第1級的STAGE⑴提供作為置位信號S的柵極起始脈沖信號GSP-O時，基于上述柵極時鐘信號CK1、CK1B、CK2、CK2B，包含于柵極起始脈沖信號GSP-O 的脈沖(該脈沖包含于由各級輸出的輸出信號Q中)從第1級的STAGE(I)依次傳送到最終級的STAGE(N)。然后，根據(jù)該脈沖的轉(zhuǎn)送，由各級的STAGE(I) (N)輸出的輸出信號Q 依次形成高電平。在本實(shí)施方式中，由奇數(shù)級的STAGE(I)、(3)...輸出的輸出信號Q在時鐘信號CKl或CKlB變?yōu)楦唠娖降臅r刻移位。此外，由偶數(shù)級的STAGE⑵、(4)...輸出的輸出信號Q在柵極時鐘信號CK2或CK2B變?yōu)楦唠娖降臅r刻移位。如上，在每一個水平掃描期間依次變?yōu)楦唠娖降膾呙栊盘?輸出信號)Q被提供給像素區(qū)域內(nèi)的柵極總線。此外，在圖1中，在像素區(qū)域的單側(cè)設(shè)有柵極驅(qū)動器，但也可以如圖4所示，在像素區(qū)域的兩側(cè)設(shè)置柵極驅(qū)動器110、111。根據(jù)圖4的構(gòu)成，可以通過兩側(cè)即兩個移位寄存器輸出對一根柵極總線充電。因此，在對面板負(fù)荷大的大型面板進(jìn)行驅(qū)動的情況下，優(yōu)選在兩側(cè)配置柵極驅(qū)動器110、111。接著，對用于移位寄存器IlOA的一個級(第N級)的電路的構(gòu)成加以說明。首先，參照圖5，將不具有修復(fù)用TFT的電路10的構(gòu)成(移位寄存器IlOA的一個級的量)作為比較例加以說明。如圖5所示，該電路10具有薄膜晶體管獻(xiàn)、]\^、]\0、]\^、]\11、]\ 、]\^、]^、]\^、]\ 以及電容器CAP1。這些薄膜晶體管(TFT)的導(dǎo)電型優(yōu)選均為ρ型或均為η型。此外，優(yōu)選使用非晶硅TFT或微晶硅TFT。在本說明書中，將連接于薄膜晶體管MI的柵極電極的配線稱為“節(jié)點(diǎn)m”。在電路10中，薄膜晶體管ML的源極端子、薄膜晶體管ME的源極端子、薄膜晶體管MJ的柵極端子和薄膜晶體管MB的源極端子連接于節(jié)點(diǎn)m。另一方面，將由于變?yōu)楦唠娖蕉构?jié)點(diǎn)m放電的配線稱為“節(jié)點(diǎn)N2”。在電路10 中，薄膜晶體管ME的柵極端子、薄膜晶體管MF的漏極端子、薄膜晶體管MK的源極端子和薄膜晶體管MJ的源極端子連接于節(jié)點(diǎn)N2。薄膜晶體管MB為輸入TFT。當(dāng)輸入信號S (前級的移位寄存器的輸出)為高電平時，提高節(jié)點(diǎn)W的電位。薄膜晶體管MI為輸出TFT。當(dāng)節(jié)點(diǎn)m為高電平的時候，將CKA輸出到輸出信號 Qn。在本說明書中，有時也將輸出輸出信號Qn的晶體管MI稱為第1晶體管。薄膜晶體管 MI為所謂的上拉晶體管。
薄膜晶體管MF在CKC變?yōu)楦唠娖降臅r候使節(jié)點(diǎn)N2為高電平。此外，薄膜晶體管 MJ在節(jié)點(diǎn)m為高電平的時候使節(jié)點(diǎn)N2為Low(低電平)。在輸出時，當(dāng)節(jié)點(diǎn)N2變?yōu)楦唠娖剑∧ぞw管ME導(dǎo)通時，有時節(jié)點(diǎn)m變?yōu)榈碗娖剑敵鯰FT (薄膜晶體管MI)截止。通過該薄膜晶體管MJ，能夠防止輸出時節(jié)點(diǎn)N2變?yōu)楦唠娖?。薄膜晶體管MK在CKD為高電平的時候?qū)⒐?jié)點(diǎn)N2降為低電平。如果沒有薄膜晶體管MK，節(jié)點(diǎn)N2除了輸出時以外總是為高電平的狀態(tài)，偏壓繼續(xù)施加于薄膜晶體管ME。結(jié)果， 薄膜晶體管ME的閾值上升，可能無法作為開關(guān)發(fā)揮作用。薄膜晶體管ME在節(jié)點(diǎn)N2為高電平的時候使節(jié)點(diǎn)m為低電平。此外，薄膜晶體管 ML在復(fù)位信號R(下一級的移位寄存器的輸出)為高電平的時候使節(jié)點(diǎn)m為低電平。薄膜晶體管麗在復(fù)位信號R(下一級的移位寄存器的輸出)為高電平的時候使輸出信號Qn為低電平。薄膜晶體管MD與CKA的反轉(zhuǎn)時鐘CKB同步地使輸出信號Qn為低電平。電容器CAPi是用于使節(jié)點(diǎn)m為高電平的補(bǔ)償電容。如果沒有該電容器，節(jié)點(diǎn)m 下降。接著，參照圖5及圖6，對電路10的工作的概要加以說明。圖6(a) (i)是表示移位寄存器IlOA的各級的輸入輸出信號的波形及節(jié)點(diǎn)N1、N2的電壓波形的圖。當(dāng)輸入信號S變?yōu)楦唠娖綍r(時刻tl)節(jié)點(diǎn)m被充電。這時，節(jié)點(diǎn)N2因薄膜晶體管MJ的工作而變?yōu)榈碗娖?。因此，薄膜晶體管ME截止。接著，當(dāng)CKA變?yōu)楦唠娖綍r(時刻t2)，節(jié)點(diǎn)m通過薄膜晶體管MI的寄生電容升壓，CKA被輸出到Qn。此時，節(jié)點(diǎn)N2保持低電平的狀態(tài)，薄膜晶體管ME為截止。之后，當(dāng)CKA變?yōu)榈碗娖剑⑶蚁乱患壍男盘朢上升時(時刻t3)，節(jié)點(diǎn)附和輸出 Qn被降為低電平。在形成圖5所示的比較例的電路10時，如果在與上述移位寄存器的工作相關(guān)的任一個TFT產(chǎn)生故障，則將影響移位寄存器的工作，并可能引起面板的顯示故障。在本實(shí)施方式中，為了解決上述問題，在移位寄存器的各級中的至少一個TFT(電路用TFT)設(shè)置修復(fù)用TFT。由此，即使在該電路內(nèi)TFT產(chǎn)生故障，也可以通過將產(chǎn)生故障的電路內(nèi)TFT從電路切斷并取而代之地將修復(fù)用TFT連接于電路，使移位寄存器正常工作。 因此，能夠提高生產(chǎn)的成品率。圖7(a)中示出設(shè)置了修復(fù)用TFT的本發(fā)明的實(shí)施方式的移位寄存器的一個級的電路20的構(gòu)成的例子。此外，圖7(b)是包含圖7(a)所示的電路20中的修復(fù)用TFT的虛線部分的示意性放大平面圖。在電路20中，修復(fù)用薄膜晶體管ΜΚ_Υ0ΒΙ設(shè)于薄膜晶體管MK。在薄膜晶體管MK_ YOBI中，柵極電極連接于CKD，漏極電極連接于VSS配線。源極電極通過接觸孔36連接于由與柵極配線相同的膜形成的配線38。配線38懸浮。此外，配線38隔著層間絕緣膜(未作圖示)與連接于節(jié)點(diǎn)N2的配線(源配線)40交叉配置。將這些配線38、40的交叉部分 34稱為“交叉部”。此外，如從圖7 (b)所知，本實(shí)施方式中的薄膜晶體管MK和薄膜晶體管ΜΚ_Υ0ΒΙ的梳形源極電極和梳形漏極電極隔開間隔地配置在半導(dǎo)體層的溝道區(qū)域上，在這些電極之間形成溝道。在圖示的例子中形成5個溝道(溝道長為L)。在此，溝道長L是指源極電極的分枝與相對的漏極電極的分枝之間的距離，通常為3 6μπι。此外，這些薄膜晶體管的有效溝道寬度W(以下僅稱為“溝道寬度W”)為與各溝道的溝道方向垂直的長度w求和的長度。 即，由于形成5個長度為w的溝道，因此，溝道寬度W為長度w的5倍(W = wX 5)。此外，溝道的個數(shù)并不被特別限定。通過適當(dāng)選擇溝道的個數(shù)，能夠?qū)系缹挾萕設(shè)成所希望的長度。在柵極驅(qū)動器單片面板(以下僅省略為“面板”)的制造階段，在電路20的薄膜晶體管MK產(chǎn)生故障的情況下，將薄膜晶體管MK從節(jié)點(diǎn)N2切斷，且將修復(fù)用的薄膜晶體管MK_ YOBI連接于N2。以下進(jìn)行更具體的說明。首先，通過公知的工序形成面板的背面基板和相對基板。在此，在背面基板中成為顯示區(qū)域的區(qū)域形成像素開關(guān)用TFT和像素電極，在成為邊框區(qū)域的區(qū)域形成柵極驅(qū)動器等驅(qū)動電路。之后，在將這些基板貼合之前，檢查有無故障。當(dāng)通過檢查發(fā)現(xiàn)故障時，在進(jìn)行貼合之前實(shí)施修復(fù)處理。在修復(fù)處理中，切斷將薄膜晶體管MK連接于源極電極和節(jié)點(diǎn)N2的配線32。例如通過激光進(jìn)行切斷。此外，通過向交叉部34照射激光使其熔化，將修復(fù)用薄膜晶體管ΜΚ_Υ0ΒΙ的源極電極與節(jié)點(diǎn)N2連接。進(jìn)行配線32的切斷工序和交叉部34的熔化工序的順序沒有限制。由此，使用薄膜晶體管MK_ YOBI代替具有故障的薄膜晶體管MK，可以使電路20正常工作。之后，將進(jìn)行了上述修復(fù)處理的背面基板和相對基板貼合，完成面板。此外，如果在薄膜晶體管MK未產(chǎn)生故障，則不進(jìn)行修復(fù)處理，因此，完成后的移位寄存器具有圖7(a)及(b)所示的構(gòu)成。另一方面，當(dāng)在制造工序中、在移位寄存器的至少一個級的薄膜晶體管MK產(chǎn)生故障時，進(jìn)行上述修復(fù)處理。其結(jié)果是，完成后的移位寄存器具備具有薄膜晶體管MK和薄膜晶體管ΜΚ_Υ0ΒΙ的級，其中，薄膜晶體管MK在配線32被切斷，并具有懸浮的端子；薄膜晶體管ΜΚ_Υ0ΒΙ通過交叉部34連接于節(jié)點(diǎn)N2，并作為電路內(nèi) TFT工作。在本實(shí)施方式中，在圖示的平面圖中，交叉部34的大小例如優(yōu)選10 μ mX 10 μ m以上，更優(yōu)選為20 μ mX 20 μ m以上。由此，通過熔化處理能夠更可靠地連接配線40和配線 38。在圖7所示的例子中，在薄膜晶體管MK設(shè)有修復(fù)用TFT，但也可以對構(gòu)成移位寄存器的其它TFT設(shè)置修復(fù)用TFT。特別優(yōu)選對溝道寬度W小的TFT、為了減小溝道寬度而抑制了溝道個數(shù)的TFT設(shè)置修復(fù)用TFT。以下，參照附圖，對其理由加以說明。圖8(a) (c)是舉例示出用于本實(shí)施方式的電路20的TFT的構(gòu)成的平面圖。圖8(a)表示僅形成一個溝道的TFT的構(gòu)成。因?yàn)閮H有1個溝道，所以與該溝道的溝道方向垂直的長度w成為溝道寬度W(W = w)。在這樣的構(gòu)成中，溝道寬度W大多很小 (例如50 μ m以下)。當(dāng)在該TFT的溝道的一部分產(chǎn)生灰塵、漏電、斷線等故障A時，將不作為TFT發(fā)揮作用。結(jié)果，移位寄存器不工作，可能引起面板整體故障。圖8 (b)中示出溝道個數(shù)少(例如2個 5個，圖示的例子中為3個)的TFT。當(dāng)將溝道的個數(shù)設(shè)為m個O < m <幻、與各溝道的溝道方向垂直的長度設(shè)為w時，溝道寬度 W為wXm。因?yàn)闇系赖膫€數(shù)m少，所以溝道寬度W大多很小。在這樣的構(gòu)成中，當(dāng)在多個溝道中的1個溝道上產(chǎn)生灰塵、漏電、斷線等故障A時，TFT的驅(qū)動能力顯著降低。因此，可能給移位寄存器的工作帶來很大的影響，引起面板整體的故障。
圖8(c)表示溝道個數(shù)多(例如6個以上，圖示的例子中為9個)的TFT的構(gòu)成。 該情況下也是同樣地將溝道的個數(shù)設(shè)為m(6 Sm)、與各溝道的溝道方向垂直的長度設(shè)為w， 此時，溝道寬度W為wXm。因?yàn)闇系赖膫€數(shù)m多，所以溝道寬度W大多很大(例如500 μ m 以上)。在這樣的構(gòu)成中，即使在1個溝道發(fā)生灰塵、漏電、斷線等故障A，也能夠通過其它溝道來彌補(bǔ)，因此，TFT的驅(qū)動能力的下降率少。此外，如圖9所示，即使不設(shè)置修復(fù)用TFT， 通過切斷形成產(chǎn)生故障A的溝道的源極電極和漏極電極的分枝，也能進(jìn)行修復(fù)。這樣，當(dāng)將TFT的溝道個數(shù)設(shè)為m個時，如在一處產(chǎn)生故障，則該TFT的驅(qū)動能力有時會下降到與溝道為(m-3)個的TFT同等的能力(例如，進(jìn)行了如圖9所示的修復(fù)的情況)。溝道的個數(shù)m越少，故障A對TFT的驅(qū)動能力的影響越大。因此，優(yōu)選對溝道的個數(shù) m少的電路內(nèi)TFT (多數(shù)情況下為溝道寬度W小的TFT)設(shè)置修復(fù)用TFT。這樣的電路內(nèi)TFT 的溝道的數(shù)量m優(yōu)選為5個以下，更優(yōu)選為1個。由此，能夠更有效地提高面板的成品率。經(jīng)由修復(fù)處理的連接部位和切斷部位也不限于圖7所示的配線32和交叉部34。 在本實(shí)施方式中，修復(fù)用TFT的3個端子中的至少1個端子懸浮即可(以下也稱為“懸浮的端子”)。該懸浮的端子的延長部延伸至能夠連接于規(guī)定的配線的位置。這里所稱的規(guī)定的配線是在電路內(nèi)TFT中連接有與上述懸浮的端子對應(yīng)的端子的配線。另一方面，被切斷的配線為將電路內(nèi)TFT中與上述懸浮的端子對應(yīng)的端子和規(guī)定的配線連接起來的配線即可。 此外，如果存在兩個懸浮的端子，則分別各形成兩個連接部位及切斷部位。以下的說明中，在對構(gòu)成移位寄存器的電路內(nèi)TFT(作為“第1TFT”)設(shè)置修復(fù)用 TFT(作為“第2TFT”)的情況下，將第ITFT的三個端子分別設(shè)為1A、1B、1C，將第2TFT的三個端子分別設(shè)為2A、2B、2C。第2TFT的2A、2B、2C分別與第ITFT的IAUBUC對應(yīng)。端子1B、2B優(yōu)選通過制作相同的導(dǎo)電膜(作為“第1導(dǎo)電膜”)圖案來形成，端子 1A、1C、2A、2C優(yōu)選通過制作與導(dǎo)電膜1不同的導(dǎo)電膜(作為“第2導(dǎo)電膜”)圖案來形成。 第1導(dǎo)電膜和第2導(dǎo)電膜為不同層。此外，第1導(dǎo)電膜和第2導(dǎo)電膜的材料可以是相同的， 也可以是不同的。例如，端子1B，2B由Ti/Al合金形成；端子1A，1C，2A，2C由Ti/Al合金形成。本實(shí)施方式中，在修復(fù)處理前的狀態(tài)下，第2TFT的三個端子中的至少一個端子形成懸浮，其它端子與第ITFT的對應(yīng)端子連接即可。即，可以是第2TFT的三個端子中的兩個端子分別與第ITFT的對應(yīng)端子連接，僅一個端子懸浮(情況I)；也可以是第2TFT的三個端子中僅一個端子與第ITFT的對應(yīng)端子連接，兩個端子懸浮(情況II)。此外，與情況II 相比優(yōu)選情況I。由此，通過修復(fù)處理連接起來的部位僅有一處，能夠抑制修復(fù)不良。在情況I的情況下，優(yōu)選端子2B和端子IB預(yù)先(自實(shí)施修復(fù)處理之前)連接，端子2C和端子IC預(yù)先連接，且端子2A懸浮。在情況II的情況下，優(yōu)選端子2C和端子IC預(yù)先連接，其它端子2A、2B懸浮。無論任何情況，優(yōu)選依照以下的優(yōu)先順序(端子XI —X2 —x;3)對使第2TFT的三個端子中的哪個端子懸浮進(jìn)行選擇。首先，在第2TFT具有應(yīng)該連接于移位寄存器的內(nèi)部節(jié)點(diǎn)(Ni、N2)的端子Xl的情況下，在修復(fù)處理前的狀態(tài)下使該端子Xl懸浮，并形成為通過修復(fù)處理可以與內(nèi)部節(jié)點(diǎn) (NU N2)連接。這是因?yàn)槿绻俗覺l不懸浮而是連接于內(nèi)部節(jié)點(diǎn)，在不進(jìn)行修復(fù)處理時 (未產(chǎn)生故障時)，附加于內(nèi)部節(jié)點(diǎn)的電容變大，移位寄存器容易振動。
接下來，在第2TFT具有應(yīng)該連接于移位寄存器的輸出節(jié)點(diǎn)Qn的端子X2的情況下，在修復(fù)處理前的狀態(tài)下形成為使該端子X2懸浮，能通過修復(fù)處理與移位寄存器的輸出節(jié)點(diǎn)Qn連接。這是因?yàn)槿绻俗覺2不懸浮而是連接于輸出節(jié)點(diǎn)Qn，在不進(jìn)行修復(fù)處理時，附加于輸出節(jié)點(diǎn)Qn的電容變大，輸出波形可能變形。接著，如果第2TFT具有在懸浮的情況下不需要為了形成用于連接的交叉部而形成接觸部的端子X3，則使端子X3懸浮，形成交叉部。這是因?yàn)楫?dāng)接觸部增加時，電路的電阻增加，移位寄存器的工作可能慢。本實(shí)施方式中，例如在使由第2導(dǎo)電膜形成的端子2A懸浮的情況下，也可以形成端子2A的延長部，其通過接觸部將端子2A連接于由第1導(dǎo)電膜形成的配線，具有由第2導(dǎo)電膜形成的部分和由第1導(dǎo)電膜形成的部分。這種情況下，也可以在相互不連接的狀態(tài)下以重疊的方式拉伸端子2A的延長部中由第1導(dǎo)電膜形成的部分和由第2導(dǎo)電膜形成的端子IA的延長部，形成交叉部?；蛘?，也可以在相互不連接的狀態(tài)下以重疊的方式形成由第 1導(dǎo)電膜形成的端子IA的延長部和由第2導(dǎo)電膜形成的端子2A的延長部。另一方面，優(yōu)選以易于切斷的方式延長與端子2A對應(yīng)的第ITFT的端子1A。延長部的長度并未特別限定，例如為100 μ m以上。此外，在圖7所示的例子中，端子IA的延長部的長度是指連接源極電極和節(jié)點(diǎn)N2的配線32的長度。第ITFT及第2TFT的位置關(guān)系并未特別限定，第2TFT可以設(shè)在使第ITFT沿面板的χ或y方向上平行移動后的位置上。面板的χ方向及1方向是指相互正交的兩個方向， 典型的是與像素排列的行方向或列方向?qū)?yīng)?；蛘?，第2TFT可以設(shè)在使第ITFT旋轉(zhuǎn)90度且使其沿面板的χ方向或y方向平行移動后的位置上。此外，優(yōu)選第ITFT和第2TFT之間不存在其它TFT。此外，電路20的構(gòu)成并不限于圖7所示的構(gòu)成。例如，可以在CKC和節(jié)點(diǎn)N2之間設(shè)置電容來代替薄膜晶體管MF。此外，如本申請人的專利申請2008-297297號中所記載的， 可以將薄膜晶體管ME、ML或ME、ML、MB多溝道化。由此，能夠獲得防止從節(jié)點(diǎn)m漏電的效果。用于參考，將專利申請2008-297^7號所公開的內(nèi)容援引于本說明書。此外，在此，作為例子對使用四相時鐘驅(qū)動的移位寄存器加以說明。無論移位寄存器的構(gòu)成及驅(qū)動方法都可使用本實(shí)施方式。(第2實(shí)施方式)下面，參照附圖對本發(fā)明的移位寄存器的第2實(shí)施方式加以說明。本實(shí)施方式在對構(gòu)成移位寄存器的TFT中的二極管連接的TFT設(shè)置修復(fù)用TFT這一點(diǎn)上與前述實(shí)施方式不同。所謂二極管連接的TFT是具有將TFT的柵極電極和源極電極或漏極電極相連接的構(gòu)成的TFT，也稱作“三端子型二極管”。圖10(a)中示出設(shè)置了修復(fù)用TFT的、本發(fā)明實(shí)施方式的移位寄存器的一個級的電路50的構(gòu)成的一例。此外，圖10(b)是包含圖10(a)所示電路50中的修復(fù)用TFT的虛線部分的示意性放大平面圖。在電路50中，在薄膜晶體管MF中設(shè)有修復(fù)用的薄膜晶體管MF_Y0BI。此外，薄膜晶體管MB也可以設(shè)置二極管連接的、同樣的修復(fù)用TFT。薄膜晶體管MF比作為輸入TFT的薄膜晶體管MB小，所以，可以更顯著地獲得由設(shè)置修復(fù)用TFT帶來的效果。因此，在這里， 作為例子對在薄膜晶體管MF設(shè)置修復(fù)用TFT的電路加以說明。
將薄膜晶體管MF的三個端子設(shè)為1A、1B、1C時，在薄膜晶體管MF中，端子IB (柵極端子)和端子IC通過接觸孔58相連接。在圖示的例子中，端子IA連接于節(jié)點(diǎn)N2。此夕卜，端子IC和端子IA由同樣的導(dǎo)電膜(第2導(dǎo)電膜)形成，端子IB由與第2導(dǎo)電膜不同的導(dǎo)電膜(第1導(dǎo)電膜)形成。第1導(dǎo)電膜和第2導(dǎo)電膜為不同層。此外，第1導(dǎo)電膜和第2導(dǎo)電膜的材料也可不同。另一方面，將薄膜晶體管MF_Y0BI的三個端子設(shè)為2A、2B、2C時，端子2B(柵極端子)和端子2C相連接。此外，端子2B與薄膜晶體管的端子IB連接，端子2C與薄膜晶體管的端子IC連接。端子2A成為懸浮狀態(tài)。端子2A(由第2導(dǎo)電膜形成)通過接觸部連接于由第1導(dǎo)電膜形成的配線。由此， 形成具有由第2導(dǎo)電膜形成的部分和由第1導(dǎo)電膜形成的部分的端子2A的延長部。端子 2A的延長部中包含第1導(dǎo)電膜的部分被配置成隔著層間絕緣膜(未作圖示)與端子IA的延長部(由第2導(dǎo)電膜形成)重疊。將這些延長部重疊的部分M稱為“交叉部”。此外，如從圖10(b)可知，在本實(shí)施方式中的薄膜晶體管MF及薄膜晶體管MF_Y0BI 僅形成1個溝道，溝道寬度W小。此外，溝道的個數(shù)并未特別限定，但如前述實(shí)施方式中說明的，當(dāng)對溝道個數(shù)少(5個以下)的電路內(nèi)TFT設(shè)置修復(fù)用TFT時，能獲得更大的效果。在柵極驅(qū)動器單片面板(以下僅省略為“面板”)的制造階段，在電路50的薄膜晶體管MF產(chǎn)生故障的情況下，將薄膜晶體管MF從節(jié)點(diǎn)N2切斷，且將修復(fù)用薄膜晶體管MF_ YOBI的懸浮的端子2A連接于節(jié)點(diǎn)N2。以下進(jìn)行更具體地說明。首先，通過公知的工序形成面板的背面基板及相對基板。在此，在背面基板中成為顯示區(qū)域的區(qū)域形成像素開關(guān)用TFT和像素電極，在成為邊框區(qū)域的區(qū)域形成柵極驅(qū)動器等驅(qū)動電路。之后，在將這些基板貼合之前，檢查有無故障。當(dāng)通過檢查發(fā)現(xiàn)故障時，在進(jìn)行貼合之前實(shí)施修復(fù)處理。在修復(fù)處理中，切斷將薄膜晶體管MF連接于源極電極和節(jié)點(diǎn)N2的配線52。例如通過激光進(jìn)行切斷。此外，通過向交叉部M照射激光使其熔化，將修復(fù)用薄膜晶體管MF_Y0BI的源極電極與節(jié)點(diǎn)N2連接。進(jìn)行配線52的切斷工序和交叉部M的熔化工序的順序沒有限制。由此，使用薄膜晶體管MF_ YOBI代替具有故障的薄膜晶體管MF，可以使電路50正常工作。之后，將進(jìn)行了上述修復(fù)處理的背面基板和相對基板貼合，完成面板。圖11是表示電路50的一部分的布局圖。如前面參照圖10所述，如果薄膜晶體管 MF故障，則切斷配線52將薄膜晶體管MF從移位寄存器的電路50切開。取而代之地，通過激光等使交叉部M熔化，由此，將薄膜晶體管MF_Y0BI連接于電路50。工業(yè)上的可利用性本發(fā)明的半導(dǎo)體元件可以廣泛適用于具有移位寄存器的電路或裝置。特別優(yōu)選適用于有源矩陣基板等電路基板、液晶顯示裝置、有機(jī)電致發(fā)光(EL)顯示裝置及無機(jī)電致發(fā)光顯示裝置等顯示裝置、平板型X線圖像傳感器裝置等攝像裝置、圖像輸入裝置或指紋讀取裝置等電子裝置等具有薄膜晶體管的裝置。附圖標(biāo)記說明IlOA移位寄存器10移位寄存器的一個級中所包含的比較例的電路20,50移位寄存器的一個級中所包含的電路
13
32、52修復(fù)處理時被切斷的部位34 J4修復(fù)處理時被連接的部位36、56、58 接觸孔40 配線N1、N2 節(jié)點(diǎn)MA、MB、MD、ME、MF、MI、MJ、MK、ML、MN 電路內(nèi) TFTΜΚ_Υ0ΒΙ薄膜晶體管MK的修復(fù)用TFT
權(quán)利要求
1.一種移位寄存器，是由絕緣性基板支撐的移位寄存器， 具有分別依次輸出輸出信號的多個級，所述多個級分別具有包含多個薄膜晶體管的電路， 所述多個薄膜晶體管包含 第1薄膜晶體管，其與所述電路的工作相關(guān)；和第2薄膜晶體管，具有至少一個懸浮的端子，所述第2薄膜晶體管的其它端子連接于所述第1薄膜晶體管的對應(yīng)端子，所述至少一個懸浮的端子形成為能與規(guī)定的配線連接。
2.根據(jù)權(quán)利要求1所述的移位寄存器，從所述基板的上方觀察到的所述第1薄膜晶體管和第2薄膜晶體管的溝道區(qū)域的形狀大致相同。
3.根據(jù)權(quán)利要求1或2所述的移位寄存器，所述第1薄膜晶體管和第2薄膜晶體管具有源極電極和漏極電極中的任一方與柵極電極相連接的構(gòu)造，所述第2薄膜晶體管中的源極電極和漏極電極中的另一方懸浮。
4.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的移位寄存器，所述第2薄膜晶體管中的所述至少一個懸浮的端子的延長部和所述第1薄膜晶體管中與所述懸浮的端子相對應(yīng)的端子的延長部以相互不連接的狀態(tài)重疊。
5.根據(jù)權(quán)利要求4所述的移位寄存器，從所述基板的上方觀察到的所述重疊的部分的形狀大于 ο μ mX 10 μ m。
6.根據(jù)權(quán)利要求1至5中的任一項(xiàng)所述的移位寄存器，設(shè)所述第1薄膜晶體管的三個端子為1A、1B、1C，設(shè)所述第2薄膜晶體管的三個端子為 2A、2B、2C，當(dāng)使所述端子2A與所述端子IA對應(yīng)、所述端子2B與所述端子IB對應(yīng)、所述端子2C與所述端子IC對應(yīng)時，所述端子2A、1A、1C、2C由第1導(dǎo)電膜形成，所述端子2B和所述端子IB由與所述第1導(dǎo)電膜不同的第2導(dǎo)電膜形成，至少所述端子2C連接于所述端子 IC0
7.根據(jù)權(quán)利要求6所述的移位寄存器， 所述端子2B連接于所述端子1B。
8.根據(jù)權(quán)利要求1至7中的任一項(xiàng)所述的移位寄存器，在所述第1薄膜晶體管和所述第2薄膜晶體管之間不存在其它的薄膜晶體管。
9.根據(jù)權(quán)利要求1至8中的任一項(xiàng)所述的移位寄存器，所述第1薄膜晶體管和第2薄膜晶體管具有相同個數(shù)的溝道，所述溝道的數(shù)量為5個以下。
10.根據(jù)權(quán)利要求9所述的移位寄存器， 所述溝道的數(shù)量為1個。
11.根據(jù)權(quán)利要求1至10中的任一項(xiàng)所述的移位寄存器，所述第1薄膜晶體管中與所述懸浮的端子對應(yīng)的端子具有延長部，所述第1薄膜晶體管的所述延長部的長度為100 μ m以上。
12.—種移位寄存器，是由絕緣性的基板支撐的移位寄存器， 具有分別依次輸出輸出信號的多個級，所述多個級中的至少一個具有包含多個薄膜晶體管的電路，所述多個薄膜晶體管包含薄膜晶體管M1，其與所述電路的工作相關(guān)；和薄膜晶體管M2，其具有至少一個懸浮的端子，所述薄膜晶體管M2的其它端子與所述薄膜晶體管Ml的對應(yīng)端子連接，所述薄膜晶體管Ml中與所述懸浮的端子相對應(yīng)的端子的延長部與規(guī)定的配線重疊， 在所述重疊的部分施以熔化處理，由此，所述薄膜晶體管Ml的延長部與所述規(guī)定的配線相互連接。
13.一種有源矩陣基板，具備權(quán)利要求1至12中的任一項(xiàng)所述的移位寄存器。
14.一種顯示面板，具備權(quán)利要求1至12中的任一項(xiàng)所述的移位寄存器。
15.一種移位寄存器的制造方法，所述移位寄存器是權(quán)利要求4所述的移位寄存器，所述制造方法包含如下工序檢查所述電路的所述第1薄膜晶體管中是否產(chǎn)生了故障；以及當(dāng)在所述進(jìn)行檢查的工序中確認(rèn)產(chǎn)生了故障時，進(jìn)行如下修復(fù)處理將所述第1薄膜晶體管從所述電路分離，并且將所述第2薄膜晶體管中的所述懸浮的端子連接于所述電路的規(guī)定的配線，所述修復(fù)處理包含對所述重疊的部分施以熔化處理而使所述第2薄膜晶體管的所述懸浮的端子連接于所述規(guī)定的配線的工序。
全文摘要
一種移位寄存器，是由絕緣性基板支撐的移位寄存器，具有分別依次輸出輸出信號的多個級，多個級分別具有包含多個薄膜晶體管的電路20，多個薄膜晶體管包含與電路的工作相關(guān)的第1薄膜晶體管MK；和具有至少一個懸浮的端子的第2薄膜晶體管MK_YOBI，第2薄膜晶體管MK_YOBI的其它端子連接于第1薄膜晶體管MK的對應(yīng)端子，至少一個懸浮的端子形成為能與規(guī)定的配線N2連接。由此，能夠提高構(gòu)成單片柵極驅(qū)動器的移位寄存器的成品率。
文檔編號G09G3/36GK102473461SQ20108003166
公開日2012年5月23日 申請日期2010年2月1日 優(yōu)先權(quán)日2009年7月15日
發(fā)明者坂本真由子, 巖瀨泰章 申請人:夏普株式會社