顯示面板驅動器以及使用其的顯示裝置的制作方法

專利名稱：顯示面板驅動器以及使用其的顯示裝置的制作方法
技術領域：
本發(fā)明涉及一種顯示面板驅動器，并且更加具體地，涉及顯示面板驅動器的輸出 放大器電路。
背景技術：
使用顯示面板的顯示裝置的新近問題之一是驅動顯示面板的顯示面板驅動器的 功率消耗量的增加。功率消耗量的增加的一個原因是顯示面板的尺寸的增加。在電視領域 中，尤其地，甚至在液晶顯示面板的情況下，超過100英寸的電視機出現(xiàn)在市場，并且認為 在未來此趨勢不會改變。隨著顯示面板的尺寸增加，數(shù)據(jù)線的電容增加，從而驅動數(shù)據(jù)線的 輸出放大器電路的功率消耗量增加。另外，在新近的顯示裝置中，為了減少要被使用的驅動 器的數(shù)目，每一顯示面板驅動器的輸出的數(shù)目趨向于增加越來越多，并且因此顯示面板驅 動器的功率消耗量趨向于增加越來越多。為此，正在操作的顯示面板驅動器的溫度被增加。防止顯示面板驅動器的功率消耗量的增加的一個措施是要提供除了電源電壓VDD 之外的在電源電壓VDD和接地電壓VSS ( = 0V)之間的中間電壓(典型地，是電源電壓VDD 的一半的中間電壓VDD/2)，并且中間電源電壓被用于操作驅動器的輸出放大器。例如，通 過中間電源電壓VDD/2和電源電壓VDD的使用來操作輸出在VDD/2至VDD的電壓范圍內 的輸出電壓的放大器，并且通過中間電源電壓VDD/2和接地電壓VSS的使用操作在0至 VDD/2的電壓范圍內進行操作的放大器。因此，能夠減少在放大器中消耗的功率。例如，在 JP2002-175052A中公開此技術。然而，要求新近的顯示面板驅動器可在低壓下進行操作以進一步減少功率消耗 量?，F(xiàn)在，用于液晶顯示裝置的驅動器通常在1. 5V進行操作；然而，為了抑制驅動器的熱產(chǎn) 生，驅動器優(yōu)選地在更低的電源電壓進行操作。另外，根據(jù)發(fā)明人的考慮，事實上有利的是，不管中間電源電壓的供給的存在或者 不存在，都可操作顯示面板驅動器。在顯示裝置的終端制造商中，存在想要通過提供中間電 源電壓而減少功率消耗量的，和想要簡化構造同時不提供中間電源電壓的。另一方面，制造 具有中間電源電壓的供給和不具有供給的各種類型的顯示面板驅動器引起制造成本的增 力口。甚至對于顯示面板驅動器的制造商和甚至對于顯示裝置的終端制造商，成本減少是優(yōu) 選的。然而，在上述專利文獻1中描述的電路不能滿足此要求。引用列表1.專利文獻
專利文獻1 JP 2002-175052A

發(fā)明內容
因此，本發(fā)明具有它的目的，提供可在低電壓下進行操作，并且不管中間電源電壓 提供的存在或者不存在都可進行操作的顯示面板驅動器。
在本發(fā)明的方面中，顯示面板驅動器包括輸出放大器電路；第一輸出端子；以及 第二輸出端子。輸出放大器電路包括第一輸出級，該第一輸出級被構造為接收電源電壓和 低于電源電壓的第一電壓并且輸出在是高于接地電壓并且低于電源電壓的中間電源電壓 和電源電壓之間定義的第一電壓范圍內的驅動電壓；和第二輸出級，該第二輸出級被構造 為接收電源電壓和接地電壓并且輸出電源電壓和接地電壓之間的驅動電壓。第一輸出級包 括第一下拉輸出晶體管，該第一下拉輸出晶體管被構造為下拉第一輸出級的輸出端子；并 且第二輸出級包括第二下拉輸出晶體管，該第二下拉輸出晶體管被構造為下拉第二輸出級 的輸出端子。第一下拉輸出晶體管是耗盡型NMOS晶體管，并且第二下拉輸出晶體管是增強 型NMOS晶體管。當輸出放大器電路被設置為第一電壓被設置為中間電源電壓的第一模式 時，第一輸出級將第一電壓范圍內的第一驅動電壓輸出至第一輸出端子和第二輸出端子的 一個。當輸出放大器電路被設置為第一電壓被設置為接地電壓的第二模式時，第二輸出級 將第一電壓范圍內的第一驅動電壓輸出至第一輸出端子和第二輸出端子的一個。在本發(fā)明的又一方面，顯示面板驅動器包括輸出放大器電路；第一輸出端子；以 及第二輸出端子。輸出放大器電路包括第一輸出級，該第一輸出級被構造為輸出高于接地 電壓并且低于電源電壓的中間電源電壓和電源電壓之間的第一電壓范圍內的驅動電壓；第 二輸出級，該第二輸出級被構造為接收電源電壓和接地電壓并且輸出電源電壓和接地電壓 之間的驅動電壓；以及第三輸出級，該第三輸出級被構造為接收接地電壓和高于接地電壓 的第二電壓并且輸出接地電壓和中間電源電壓之間的第二電壓范圍內的驅動電壓。第三輸 出級包括第一上拉輸出晶體管，該第一上拉輸出晶體管被構造為上拉第三輸出端子的輸出 端子，并且第二輸出級包括第二上拉輸出晶體管，該第二上拉輸出晶體管被構造為上拉第 二輸出級的輸出端子。第一上拉輸出晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分 離并且背柵與源極相連接，并且第二上拉輸出晶體管是PMOS晶體管，其源極被提供有電源 電壓。當輸出放大器電路被設置為其中第二電壓被設置為中間電源電壓的第一模式時，至 少在將第一輸出端子和第二輸出端子的一個處的電壓從第一電壓范圍內的電壓切換到第 二電壓范圍內的電壓的情況下，第二輸出級將第二電壓范圍內的第二驅動電壓輸出至該一 個輸出端子。當輸出放大器電路被設置為其中第二電壓被設置為電源電壓的第二模式時， 第三輸出級將第二電壓范圍內的第二驅動電壓輸出至該一個輸出端子。在本發(fā)明的另一方面，顯示裝置包括顯示面板，該顯示面板包括第一數(shù)據(jù)線和第二數(shù)據(jù)線；和顯示面板驅動器。顯示面板驅動器包括輸出放大器電路；第一輸出端子，該第 一輸出端子與第一數(shù)據(jù)線相連接；以及第二輸出端子，該第二輸出端子與第二數(shù)據(jù)線相連 接。輸出放大器電路包括第一輸出級，該第一輸出級被構造為接收電源電壓和低于電源電 壓的第一電壓，并且輸出是高于接地電壓并且低于電源電壓的中間電源電壓和電源電壓之 間的第一電壓范圍內的驅動電壓；和第二輸出級，該第二輸出級被構造為接收電源電壓和 接地電壓并且輸出電源電壓和接地電壓之間的驅動電壓。第一輸出級包括第一下拉輸出晶 體管，該第一下拉輸出晶體管被構造為下拉第一輸出級的輸出端子；并且第二輸出級包括 第二下拉輸出晶體管，該第二下拉輸出晶體管被構造為下拉第二輸出級的輸出端子。第一 下拉輸出晶體管是耗盡型NMOS晶體管，并且第二下拉輸出晶體管是增強型NMOS晶體管。當輸出放大器電路被設置為其中第一電壓被設置為中間電源電壓的第一模式時， 第一輸出級將第一電壓范圍內的第一驅動電壓輸出至第一輸出端子和第二輸出端子的一個。當輸出放大器電路被設置為其中第一電壓被設置為接地電壓的第二模式時，第二輸出 級將第一電壓范圍內的第一驅動電壓輸出至第一輸出端子和第二輸出端子的該一個輸出 端子。在本發(fā)明的又一方面，顯示裝置包括顯示面板，該顯示面板包括第一數(shù)據(jù)線和第 二數(shù)據(jù)線；和顯示面板驅動器。顯示面板驅動器包括輸出放大器電路；第一輸出端子，該 第一輸出端子與第一數(shù)據(jù)線相連接；以及第二輸出端子，該第二輸出端子與第二數(shù)據(jù)線相 連接。輸出放大器電路包括第一輸出級，該第一輸出級被構造為輸出是高于接地電壓并且 低于電源電壓的中間電源電壓和電源電壓之間的第一電壓范圍內的驅動電壓；和第二輸出 級，該第二輸出級被構造為接收電源電壓和接地電壓并且輸出電源電壓和接地電壓之間的 驅動電壓；以及第三輸出級，該第三輸出級被構造為接收接地電壓和高于接地電壓的第二 電壓并且輸出接地電壓和中間電源電壓之間的第二電壓范圍內的驅動電壓。第三輸出級包 括第一上拉晶體管，該第一上拉晶體管被構造為上拉第三輸出級的輸出端子；并且第二輸 出級包括第二上拉輸出晶體管，該第二上拉輸出晶體管被構造為上拉第二輸出級的輸出端 子。第一上拉輸出晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分離并且背柵與源 極相連接，并且第二上拉晶體管是PMOS晶體管，其源極被提供有電源電壓。當輸出放大器 電路被設置為其中第二電壓被設置為中間電源電壓的第一模式時，至少在將一個輸出端子 的電壓從第一電壓范圍內的電壓切換到第二電壓范圍內的電壓的情況下，第二輸出級將第 二電壓范圍內的第二驅動電壓輸出至該一個輸出端子。當輸出放大器電路被設置為其中第 二電壓被設置為電源電壓的第二模式時，第三輸出級將第二電壓范圍內的第二驅動電壓輸 出至該一個輸出端子。根據(jù)本發(fā)明，提供了一種可在低電壓下進行操作，并且不管中間電源電壓的提供 的存在或者不存在都可操作的顯示面板驅動器。


結合附圖，根據(jù)特定實施例的以下描述，本發(fā)明的以上和其它目的、優(yōu)點和特征將 更加明顯，其中圖1是示出本發(fā)明的一個實施例中的液晶顯示裝置的構造的框圖；圖2是示出本發(fā)明的一個實施例中的數(shù)據(jù)線驅動器的構造的框圖；圖3是示出由本發(fā)明的發(fā)明人研究的輸出放大器電路的構造的電路圖；圖4是示出圖3中的輸出放大器電路的差分級以及正專用輸出級和負專用輸出級 的構造的電路圖；圖5A是用于描述圖3和圖4中的輸出放大器電路的正專用輸出級中的問題的電 路圖；圖5B是用于描述圖3和圖4中的輸出放大器電路的正專用輸出級中的問題的電 路圖；圖6A是用于描述圖3和圖4中的輸出放大器電路的負專用輸出級中的問題的電路圖；圖6B是用于描述圖3和圖4中的輸出放大器電路的負專用輸出級中的問題的電 路圖6C是用于描述圖3和圖4中的輸出放大器電路的負專用輸出級中的問題的電 路圖；圖7是示出本發(fā)明的一個實施例中的輸出放大器電路的構造的電路圖；圖8是示出圖7中的輸出放大器電路的差分級、正專用輸出級和負專用輸出級、以 及正負共享輸出級的構造的電路圖；圖9是示出本發(fā)明的一個實施例中的輸出放大器電路的操作的表；圖10是示出本發(fā)明的一個實施例中的用于全VDD模式設置的情況的輸出放大器 電路的操作的時序圖；圖IlA是示出本發(fā)明的一個實施例中的用于半VDD模式設置的情況的輸出放大器 電路的操作的時序圖；圖IlB是示出本發(fā)明的一個實施例中的用于半VDD模式設置的情況的輸出放大器 電路的操作的時序圖；圖12是示出在本發(fā)明的另一實施例中的輸出放大器電路的操作的表；圖13是示出本發(fā)明的另一實施例中的用于半VDD模式設置的情況的輸出放大器 電路的操作的時序圖；以及圖14是示出在本發(fā)明的另一實施例中的差分級、以及正專用輸出級、負專用輸出 級、和正負共享輸出級的構造的圖。
具體實施例方式在下文中，將會參考附圖詳細地描述諸如本發(fā)明的液晶顯示(LCD)面板的顯示面 板驅動器。然而，本領域的技術人員易理解的是，本發(fā)明能夠應用于驅動其它類型的顯示面 板的顯示面板驅動器。圖1是示出根據(jù)本發(fā)明的一個實施例的被設置有顯示面板驅動器的液晶顯示裝 置的構造的框圖。在本實施例中，液晶顯示裝置1包括液晶顯示面板2、數(shù)據(jù)線驅動器3、柵 極線驅動器4、以及IXD控制器5。液晶顯示面板2被設置有數(shù)據(jù)線6和柵極線7，并且在數(shù) 據(jù)線6和柵極線7相互交叉的位置進一步被布置有像素8。應注意的是，圖1僅示出兩條數(shù) 據(jù)線6、兩條柵極線7、以及四個像素8 ；然而，本領域的技術人員應容易地理解的是，更多的 數(shù)據(jù)線6、更多的柵極線7、以及更多的像素8實際上被布置在液晶顯示面板2中。數(shù)據(jù)線 驅動器3驅動液晶顯示面板2的數(shù)據(jù)線6，并且柵極線驅動器4驅動柵極線7。IXD控制器 5控制數(shù)據(jù)線驅動器3和柵極線驅動器4。圖2是示意性地示出數(shù)據(jù)線驅動器的構造的框圖。數(shù)據(jù)線驅動器3包括鎖存電路 IlA和11B、電平位移電路12A和12B、正數(shù)字模擬轉換器(DAC) 13A、負DAC 13B、輸出放大器 電路14、灰階電壓生成電路15、以及輸出端子16A和16B。輸出端子16A與奇數(shù)編號的數(shù)據(jù) 線6相連接，并且輸出端子16B與偶數(shù)編號的數(shù)據(jù)線6相連接。鎖存電路1IA和1IB鎖存并且存儲從IXD控制器5傳輸?shù)膱D像數(shù)據(jù)D (1)至D (η)。應注意的是，圖像數(shù)據(jù)D(2i-1)涉及沿著柵極線7指定兩個相鄰的像素8中的要使用“正” 驅動電壓驅動的像素的灰階電平，并且圖像數(shù)據(jù)D(2i)涉及指定兩個相鄰的像素8中的要 使用“負”驅動電壓驅動的像素的灰階電平。而且，在本說明書中，比公共電壓νωΜ高的驅 動電壓被稱為“正”驅動電壓，并且比公共電壓νωΜ低的驅動電壓被稱為“負，，驅動電壓。此夕卜，公共電壓νωΜ指的是液晶顯示面板2的對向電極的電壓，并且被設置為等于或者接近于 是電源電壓VDD的一半的中間電源電壓VDD/2。基于選通信號STB控制鎖存電路IlA和IlB的操作，并且當確定選通信號STB時， 鎖存電路IlA和IlB鎖存圖像數(shù)據(jù)D(I)至D(n)。由鎖存電路IlA和IlB鎖存的圖像數(shù)據(jù) D(I)至D(n)分別通過電平位移電路12A和12B被傳送到正DAC 13A和負DAC 13B。正DAC 13A對從鎖存電路IlA接收到的圖像數(shù)據(jù)D(2i_l)(i是自然數(shù))執(zhí)行數(shù) 字模擬轉換以輸出與圖像數(shù)據(jù)D(2i-1)相對應的灰階電壓。具體地，正DAC 13A在從灰階 電壓生成電路15接收到的灰階電壓Vesi+至Vesm+當中選擇與圖像數(shù)據(jù)D(2i-1)相對應的灰 階電壓以輸出所選擇的灰階電壓。應注意的是，灰階電壓Vesi+至Vesm+被確定使得滿足νωΜ
<VGS1+ < VGS2+ <-< Vesm+ < VDD0如上所述，Vcom是公共電壓，并且VDD是電源電壓。類似地，負DAC 13B對從鎖存IlB接收到的圖像數(shù)據(jù)D(2i)執(zhí)行數(shù)字模擬轉換以 輸出與圖像數(shù)據(jù)D(2i)相對應的灰階電壓。具體地，負DAC 13B在從灰階電壓生成電路15 接收到的灰階電壓^「至乂.-當中選擇與圖像數(shù)據(jù)D(2i)相對應的灰階電壓以輸出所選擇 的灰階電壓。應注意的是，灰階電壓Vesi-至Vesm-被確定使得滿足vss < Vesm- < vGSffl_r〈…
<vGSr < Vcomo在這里，VSS是接地電壓(=0V)。輸出放大器電路14生成與從正DAC 13A和負DAC 13B接收到的灰階電壓相對應 的驅動電壓以將生成的驅動電壓輸出至輸出端子16A和16B。應注意的是，在圖2中，被輸 出至奇數(shù)編號的數(shù)據(jù)線6的驅動電壓被稱為V2i_i，并且被輸出至偶數(shù)編號的數(shù)據(jù)線6的驅 動電壓被稱為V2i。被連接至一對輸出端子16A和16B的數(shù)據(jù)線6中的一個被提供有比公 共電壓Vot高的正驅動電壓，并且另一個被提供有比公共電壓Vot低的負驅動電壓。如果通 過正驅動電壓和負驅動電壓分別驅動被連接至輸出端子16Α和16Β的數(shù)據(jù)線6，那么與從 正DAC 13Α接收到的灰階電壓相對應的正驅動電壓被輸出至輸出端子16Α，并且與從正DAC 13Β接收到的灰階電壓相對應的負驅動電壓被輸出至輸出端子16Β。另一方面，如果使用負 驅動電壓和正驅動電壓分別驅動被連接至輸出端子16Α和16Β的數(shù)據(jù)線6，那么與從正DAC 13Α接收到的灰階電壓相對應的正驅動電壓被輸出至輸出端子16Β，并且與從負DAC 13Β接 收的灰階電壓相對應的負驅動電壓被輸出至輸出端子16Β。如上所述，用于數(shù)據(jù)線驅動器3的新近的要求包括低功率消耗量和低電壓操作。 因此，為了滿足此要求本發(fā)明的發(fā)明人研究下述三種方法(1)是電源電壓VDD的一半的中間電源電壓VDD/2被提供給輸出放大器電路14的 輸出級以使用電源電壓VDD、中間電源電壓VDD/2、以及接地電壓VSS操作輸出放大器電路 14；(2)耗盡型NMOS晶體管被用作輸出正驅動電壓的輸出放大器電路14的輸出級中 的NMOS晶體管的部分；并且(3)PMOS晶體管被使用，在輸出負驅動電壓的輸出放大器電路14的輸出級中的 PMOS晶體管的部分中，在其中的每一個中，阱與其它的PMOS晶體管分離并且背柵被連接至 源極。圖3是示出基于此技術理 念由本發(fā)明的發(fā)明人研究的是原型的輸出放大器電路 14的構造的電路圖。輸出放大器電路14包括輸入側開關電路21、差分級22Α和22Β、中間 開關電路23、正專用輸出級24Α、負專用輸出級24Β、反饋系統(tǒng)開關電路25、輸出側開關電路26、以及控制電路27。輸出放大器電路14的輸入結點30A被連接至正DAC 13A的輸出，并 且接收從正DAC 13A輸出的正灰階電壓。另一方面，輸出放大器電路14的輸入結點30B被 連接至負DAC 13B的輸出，并且接收從負DAC 13B輸出的負灰階電壓。輸入側開關電路21具有在輸入結點30A和30B與差分級22A和22B的輸入結點 31A和31B之間切換連接的功能。在圖3的電路構造中，輸入側開關電路21包括四個開關， 艮口，開關 SW 101 至 SW 104。中間開關電路23具有在正專用輸出級24A和負專用輸出級24B的輸入結點與差 分級22k和22B的輸出結點之間切換連接的功能。在圖3的電路構造中，中間開關電路23 包括八個開關，即，開關 SW301、SW302、SW305 至 SW308、SW311、以及 SW312。反饋系統(tǒng)開關電路25具有在輸出側開關電路26的輸入結點36A和36B與正專用 輸出級24A和負專用輸出級24B的輸出結點之間切換連接的功能。在圖3的電路構造中， 反饋系統(tǒng)開關電路25包括四個開關，即，開關SW501、SW502、SW505、以及SW506。反饋系統(tǒng) 開關電路25具有將正專用輸出級24A和負專用輸出級24B的輸出電壓的反饋目的地切換 到差分級22A和22B中的任何一個的職能。此外，輸出側開關電路26具有在輸出放大器電路14的輸出端子16A和16B與正 專用輸出級24A和負專用輸出級24B的輸出結點之間切換連接的功能。在圖3的電路構造 中，輸出側開關電路26包括開關SW601、SW602、SW605、以及SW606?？刂齐娐?7響應于極性信號POL控制輸入側開關電路21、中間開關電路23、反饋 系統(tǒng)開關電路25、以及輸出側開關電路26中開關中的每一個的導通/截止。應注意的是， 極性信號POL指的是指定從各個輸出端子16A和16B輸出的驅動電壓的極性的信號。在一 個實施例中，如果極性信號POL是處于高電平，那么控制開關中的每一個以分別從輸出端 子16A和16B輸出正驅動電壓和負驅動電壓，然而如果極性信號POL是處于低電平，那么控 制開關中的每一個以分別從輸出端子16A和16B輸出負驅動電壓和正驅動電壓。圖4是具體地示出輸出放大器電路14的正專用輸出級24A和負專用輸出級24B 以及差分級22A和22B的構造的圖。差分級22A具有軌至軌(Rail-to-Rail)構造，S卩，能 夠在等于或者大于接地電壓VSS并且等于或者小于電源電壓VDD的電壓的范圍內處理輸入 電壓的構造。具體地，差分級22A包括NMOS晶體管MNll至MN13、MN15以及MN16 ；PMOS晶 體管MPll至MP13、MP15以及MP16 ；恒流源111和112 ；以及開關SWll和SW12。應注意的 是，符號“BP12”和“Bm2”分別表示被提供給PMOS晶體管MP13和NMOS晶體管麗13的柵 極的偏置電壓。差分級22A將與輸入結點13A處的電壓相對應的電壓輸出至輸出結點32A 和 32B。應注意的是，為了使匪OS晶體管麗11和PMOS晶體管MP15的操作條件與匪OS晶 體管MN12和PMOS晶體管MP16的操作條件對稱，開關SWll是作為用于開關SW301和SW305 的虛擬開關(dummyswitch)而插入的開關，并且被恒定地導通。例如，如果開關SWll不存 在，那么在PMOS晶體管MP15和MP16的漏極電壓之間出現(xiàn)差異，可能引起輸出放大器電路 14的偏移電壓的出現(xiàn)。開關SWll被用于解決此問題。類似地，開關SW12還是作為用于開 關SW302和SW306的虛擬開關而插入的開關，并且被恒定地導通。差分級22B還具有軌至軌構 造，即，能夠在等于或者大于接地電壓VSS并且等于或 者小于電源電壓VDD的電壓的范圍內處理輸入電壓的構造。具體地，差分級22B包括NMOS晶體管MN21至MN23、MN25以及MN26 ；PMOS晶體管MP21至MP23、MP25以及MP26 ；恒流源 121和122 ；以及開關Sff21和SW22。應注意的是，符號“BP22”和“BN22”分別表示被提供 給PMOS晶體管MP23和NMOS晶體管麗23的柵極的偏置電壓。開關SW 21是作為用于開關 SW307和SW311的虛擬開關而插入的開關，并且被恒定地導通。類似地，開關SW 22是作為 用于開關SW308和SW312的虛擬開關而插入的開關，并且被始終導通。正專用輸出級24A被構造為能夠響應于輸入結點33A和33B處的電壓輸出所想要 的正驅動電壓(即，等于或者大于Vesi+并且等于或者小于Vesm+的驅動電壓)。正專用輸出 級24A被提供有中間電源電壓VDD/2和電源電壓VDD，并且以中間電壓電壓VDD/2和電源電 壓VDD進行操作。在圖4中的構造中，正專用輸出級24A包括NMOS晶體管MN14、MN17、以及MN18 ； PMOff晶體管MP14、MP17以及MP18 ；以及電容器Cll和C12。應注意的是，符號“BP11”和 “BP12”分別指的是被提供給PMOS晶體管MP17和MP14的柵極的偏置電壓，并且“Bmi”和 “BN12”分別指的是被提供給NMOS晶體管麗17和麗14的柵極的偏置電壓。而且，應注意的 是，正專用輸出級24A的PMOS晶體管MP14和差分級22A的PMOS晶體管MP13被提供有相 同的偏置電壓BP12，并且正專用輸出級24A的NMOS晶體管麗14和差分級22A的NMOS晶體 管麗13被提供有相同的偏置電壓BN12。在正專用輸出級24A中，PMOS晶體管MP18是用于上拉輸出結點36A的輸出晶體 管，并且NMOS晶體管麗18是用于下拉輸出結點36A的輸出晶體管。而且，PMOS晶體管MP17 和NMOS晶體管MN17形成兩端子浮動電流源，它們中的一個的源極被連接至另一個的漏極。 浮動電流源的一個端子被連接至PMOS晶體管MP18的柵極，并且另一個端子被連接至NMOS 晶體管麗18的柵極?；谟蒒MOS晶體管麗17和PMOS晶體管MP17形成的浮動電流源的 兩個端子之間的電壓確定輸出結點36A處的電壓。而且，電容器Cll和C12是用于補償從 輸出結點36A輸出的驅動電壓的相位的相位補償電容器。另一方面，負專用輸出級24B被構造為能夠響應于輸入結點35A和35B處的電壓 輸出所想要的負驅動電壓(即，等于或者大于V.并且等于或者小于U。負專用輸出 級24B被提供有接地電壓VSS和中間電源電壓VDD/2，并且以接地電壓VSS和中間電源電壓 VDD/2進行操作。在圖4的構造中，負專用輸出級24B包括NMOS晶體管MN24、MN27、以及MN28 ；PMOff 晶體管MP24、MP27以及MP28 ；以及電容器C21和C22。應注意的是，符號“BP21 ”和“BP22” 分別指的是被提供給PMOS晶體管MP27和MP24的柵極的偏置電壓，并且“BN21”和“BN22” 分別指的是被提供給NMOS晶體管麗27和麗24的柵極的偏置電壓。而且，應注意的是，負專 用輸出級24B的PMOS晶體管MP24和差分級22B的PMOS晶體管MP23被提供有相同的偏置 電壓BP22，并且負專用輸出級24B的PMOS晶體 管MN24和差分級22B的NMOS晶體管MN23 被提供有相同的偏置電壓BN22。在負專用輸出級24B中，PMOS晶體管MP28是用于上拉輸出結點36B的輸出晶體 管，并且NMOS晶體管麗28是用于下拉輸出結點36B的輸出晶體管。而且，NMOS晶體管麗27 和PMOS晶體管MP27形成兩端子浮動電流源，它們中的一個的源極被連接至另一個的漏極。 浮動電流源的一個端子被連接至PMOS晶體管MP28的柵極，并且另一個端子被連接至NMOS 晶體管麗28的柵極。基于由NMOS晶體管麗27和PMOS晶體管MP27形成的浮動電流源的兩個端子之間的電壓確定輸出結點36B處的電壓。而且，電容器C21和C22是用于補償從 輸出結點36B輸出的驅動電壓的相位的相位補償電容器。圖3和圖4中所示的輸出放大器電路的操作被示意性地列舉如下。即，輸出放大 器電路14將正驅動電壓輸出至輸出端子16A和16B中的一個，并且將負驅動電壓輸出至另 一端子。在每預定的水平時段(例如，每一水平時段)響應于極性信號POL相互地切換分 別被輸出至輸出端子16A和16B的驅動電壓的極性。如果在每一個水平時段相互地切換驅 動電壓的極性，那么執(zhí)行點反轉驅動。當正驅動電壓被輸出至輸出端子16A，并且負驅動電壓被輸出至輸出端子16B時 (即，當正驅動電壓被輸出至奇數(shù)編號的數(shù)據(jù)線6，并且負驅動電壓被輸出至偶數(shù)編號的數(shù) 據(jù)線時)，正專用輸出級24A的輸出結點36A被連接至輸出端子16A，并且負專用輸出級24B 的輸出結點36B被連接至輸出端子16B。在這樣的情況下，圖3的輸出放大器電路14作為 電壓跟隨器進行操作，該電壓跟隨器將與從正DAC 13A提供給輸入結點30A的正灰階電壓 相同的驅動電壓輸出至輸出放大器16A，并且將與從負DAC 13B提供給輸入結點30B的負灰 階電壓相同的驅動電壓輸出至輸出端子16B。另一方面，當負驅動電壓被輸出至輸出端子16A，并且正驅動電壓被輸出至輸出端 子16B時(即，當負驅動電壓被輸出至奇數(shù)編號的數(shù)據(jù)線6，并且正驅動電壓被輸出至偶數(shù) 編號的數(shù)據(jù)線時)，正專用輸出級24A的輸出結點36A被連接至輸出端子16B，并且負專用 輸出級24B的輸出結點36B被連接至輸出端子16A。在這樣的情況下，圖3的輸出放大器電 路14作為電壓跟隨器進行操作，該電壓跟隨器將與從正DAC 13A提供給輸入結點30A的正 灰階電壓相同的驅動電壓輸出至輸出放大器16B，并且將與從負DAC 13B提供給輸入結點 30B的負灰階電壓相同的驅動電壓輸出至輸出端子16A。這時，為了減少輸出放大器電路14的振幅差偏差，在適當?shù)臅r段切換輸入結點 30A和30B、差分級22A和22B、以及正專用輸出級24A和負專用輸出級24B當中的連接。應 注意的是，“振幅差偏差”指的是當圖像數(shù)據(jù)的灰階值相同時正驅動電壓和負驅動電壓的絕 對值之間的差。另外，相對于公共電壓νωΜ定義驅動電壓的絕對值。即，應注意的是，驅動 電壓的絕對值意指驅動電壓與公共電壓Vot之間的差的絕對值。在一個實施例中，在適當 的時段中交替地重復下面的兩種連接狀態(tài)(A)和(B)，并且因此減少輸出放大器電路14的 振幅差偏差連接狀態(tài)㈧在連接狀態(tài)㈧中，輸入結點30Α被連接至差分級22Α的輸入結點31Α(反轉輸 入)；差分級22Α的輸出結點32Α和32Β被連接至正專用輸出級24Α的輸入結點33Α和33Β ； 并且正專用輸出級24Α的輸出結點36Α被連接至差分級22Α的非反轉輸入。而且，輸入結 點30Β被連接至差分級22Β的輸入結點31Β (非反轉輸入)；差分級22Β的輸出結點34Α和 34Β被連接至負專用輸出級24Β的輸入結點35Α和35Β ；并且負專用輸出級24Β的輸出結點 36Β被連接至差分級22Β的反轉輸入。連接狀態(tài)⑶另一方面，在連接狀態(tài)⑶中，輸入結點30Α被連接至差分級22Β的輸入結點31Β (非反轉輸入)；差分級22Β的輸出結點34Α和34Β被連接至正專用輸出級24Α的輸入 結點33Α和33Β ；并且正專用輸入級24Α的輸出結點36Α被連接至差分級22Β的反轉輸入。而且，輸入結點30B被連接至差分級22A的輸入結點31A(反轉輸入)；差分級22A的輸出 結點32A和32B被連接至負專用輸出級24B的輸入結點35A和35B ；并且負專用輸出級24B 的輸出結點36B被連接至差分級22A的非反轉輸入。應注意的是，在連接狀態(tài)(A)和(B)中的任何一個中，被提供給輸入結點30A并且 對應于正灰階電壓的正驅動電壓被輸出至正專用輸出級24A的輸出結點36A，并且被提供 給輸入結點30B并且對應于負灰階電壓的負驅動電壓被輸出至負專用輸出級24B的輸出結 點36B。在一個實施例中，每兩個水平時段相互切換上述連接狀態(tài)(A)和(B)。根據(jù)此操作，能夠減少輸出放大器電路的振幅差偏差。例如，假定差分級22A的偏 移電壓是+ a，差分級22B的偏移電壓是+ 0，正驅動電壓的期望值是Vp，并且負驅動電壓的 期望值是Vn。當差分級22A始終被連接至正專用輸出級24A，并且差分級22B始終被連接 至負專用輸出級24B時，通過下面的等式(1)來計算振幅差偏差AVmp:A VMP = (Vp+ a ) - (Vn+ 3 )= (Vp-Vn) - ( a + ^ ) (1)另一方面，如上所述，當切換輸入結點30A和30B、差分級22A和22B、以及正專用 輸出級24A和負專用輸出級24B當中的連接時，通過下面的等式(2A)來計算輸出端子16A 處的振幅差偏差AVamp—A:A VMP_A = (Vp+ a ) - (Vn+ a )= (Vp-Vn) (2A)應注意的是，對于來自于輸出端子16A的驅動電壓的生成，僅差分級22A被使用， 但是差分級22B沒有被使用。類似地，通過使用下面的等式(2B)來計算輸出端子16B處的振幅差偏差A VMP B A VMP B = (Vp+ 3 ) - (Vn+ 3 )= (Vp-Vn) (2B)應注意的是，對于來自于輸出端子16B的驅動電壓的生成，僅差分級22B被使用， 但是差分級22A沒有被使用。根據(jù)等式⑴與等式⑵和(2B)之間的比較，可以理解的是，通過切換輸入結點 30A和30B、差分級22A和22B、以及正專用輸出級24A和負專用輸出級24B當中的連接能夠 減少輸出放大器電路14的振幅差偏差。在圖3和圖4中所示的輸出放大器電路14中，通過下面的四種途徑來實現(xiàn)低電壓 操作(1)作為用于下拉正專用輸出級24A的輸出結點36A的輸出晶體管的NM0S晶體管 MN18，耗盡型晶體管被使用。(2)關于正專用輸出級24A的浮動電流源的NM0S晶體管MN17，耗盡型晶體管被使用。(3)作為用于上拉負專用輸出級24B的輸出結點36A的輸出晶體管的PM0S晶體管 MP28，PM0S晶體管被使用，其中阱與其它的PM0S晶體管相分離并且背柵被連接至源極。(4)關于負專用輸出級24B的浮動電流源的PM0S晶體管MP27，PM0S晶體管被使 用，其中阱與其它的PM0S晶體管相分離并且背柵被連接至源極。應注意的是，在圖4的構造中，PM0S晶體管MP27和MP28的背柵沒有被提供有電源電壓VDD。而且，應注意的是，示出兩個耗盡型NM0S晶體管和兩個PM0S晶體管使得通過 虛線圓強調，在其中的每一個中阱與其它的PM0S晶體管相分離并且背柵被連接至源極。通過使用耗盡型晶體管作為NM0S晶體管MN17和MN18，NM0S晶體管MN17和MN18 的柵極_源極電壓能夠被減少以允許正專用輸出級24A在低電壓進行操作。另外，通過將 PM0S晶體管用作PM0S晶體管MP27和MP28，在PM0S晶體管中的每一個中阱與其它的PM0S 晶體管相分離并且背柵被連接至源極，PM0S晶體管MN27和MN28的柵極-源極電壓(絕對 值)能夠被減少以允許負專用輸出級24B在低電壓進行操作。為了實現(xiàn)低電壓操作具有圖3和圖4中所示的構造的上述輸出放大器電路14是 優(yōu)選的，但是具有下面的兩個問題。第一問題的原因是，從電路操作的觀點看，將中間電源電壓VDD/2提供給正電壓 輸出級24A是不可缺少的。如上所述，液晶顯示裝置的終端制造商可能想要僅通過電源電 壓VDD和接地電壓VSS的操作；然而，圖3和圖4中所示的構造不能夠滿足此要求。具體地，出現(xiàn)問題，如果替代中間電源電壓VDD/2，接地電壓VSS被提供給正電壓 輸出級24A的NM0S晶體管麗18的源極，那么下拉NM0S晶體管麗18的柵極的電壓的NM0S 晶體管的操作裕量將會不充分。圖5A和圖5B是示出問題的圖。圖5A是示出當NM0S晶體管麗18的源極被提供有中間電源電壓VDD/2時正電壓 輸出級24A的各個結點處的電壓電平的概念圖。圖5A示出電源電壓是13. 5V，并且中間電 源電壓VDD/2是6. 75V的情況。在圖3和圖4中所示的輸出放大器電路14中，正專用輸出 級24A的NM0S晶體管MN14、差分級22A的NM0S晶體管MN16、以及差分級22B的NM0S晶體 管麗26被用于下拉NM0S晶體管麗18的柵極電壓。應注意的是，取決于正專用輸出級24A 和差分級22k或者22B之間的連接專有地使用差分級22k的NM0S晶體管MN16，或者差分級 22B的NM0S晶體管MN26。當匪OS晶體管麗18的源極被提供有中間電源電壓VDD/2時，NM0S晶體管麗18的 柵極的電壓是足夠地高以操作NM0S晶體管麗14和麗16 (或者麗26)。例如，在圖5A的示 例中，NM0S晶體管匪18的柵極電壓是5. 75V。另一方面，當匪OS晶體管麗18的源極被提供有接地電壓VSS時，NM0S晶體管MN18 的柵極電壓不足以操作NM0S晶體管MN14和MN16(或者MN26)。例如，在圖5B的示例中， NM0S晶體管麗18的柵極電壓是0V。這意味著，在具有圖3和圖4的構造的輸出放大器電 路14中，將中間電源電壓VDD/2提供給正電壓輸出級24A是不可缺失的。圖3和圖4中所示的輸出放大器14的第二問題的原因是，如果在中間電源電壓 VDD/2被提供給負專用輸出級24B的狀態(tài)下反轉分別從輸出端子16A和16B輸出的驅動電 壓的極性，那么可以導通負電源輸出級24B中的PM0S晶體管MP28的寄生PNP晶體管。應 注意的是，在PM0S晶體管MP28中，阱與其它的PM0S晶體管相分離并且背柵被連接至源極。將會詳細地描述寄生PNP晶體管被導通的問題。如圖6A中所示，例如，當使用正 驅動電壓AhOVDD/2)驅動輸出端子16A并且然后切換到負驅動電壓時，在輸出端子16A 被連接至負專用輸出級24B的輸出結點時負專用輸出級24B的輸出結點被施加有比中間電 源電壓VDD/2高的電壓。在這樣的情況下，如圖6B中所示，在中間電源電壓VDD/2被提供 到PM0S晶體管MP28的源極和背柵的狀態(tài)下PM0S晶體管MP28的漏極被施加有比中間電源 電壓VDD/2高的電壓(驅動電壓U。圖6C是示出當此偏置被施加時PM0S晶體管MP28的狀態(tài)的橫截面圖。在圖6C中，附圖標記41表示P型基板；附圖標記42是N阱；附圖標 記43是N+型阱接觸區(qū)域；附圖標記44是P+型源極區(qū)域；附圖標記45是P+型漏極區(qū)域；并 且附圖標記46是柵極。在圖6C和本說明書中的被添加至右上的字符即上標“ + ”意指重摻雜.如圖6C中所示，如果PM0S晶體管MP28的漏極被施加有比中間電源電壓VDD/2高 的電壓，那么正向偏壓可能被施加在通過P型基板41、N阱42、以及漏極區(qū)域45形成的寄生 PNP晶體管的發(fā)射極和基極之間以導通寄生PNP晶體管。因為在輸出放大器電路14的操作 中可能出現(xiàn)諸如鎖定(latch-up)這樣的故障，所以寄生PNP晶體管的導通不是優(yōu)選的。本發(fā)明人已經(jīng)考慮如下用于解決上面兩個問題的各種解決方案首先，關于正專 用輸出級24A中的問題，考慮解決方案，其中如果中間電源電壓VDD/2被提供，那么正專用 輸出級24A被使用，然而如果中間電源電壓VDD/2沒有被提供，那么耗盡型的NM0S晶體管 沒有被用作輸出晶體管，但是單獨地準備的輸出級被使用。另一方面，關于負專用輸出級24B中的問題，考慮解決方案，其中單獨地準備的輸 出級被使用，其被構造使得當利用被提供的中間電源電壓VDD/2將輸出端子16A或者16B 從正驅動電壓切換到負驅動電壓時，如下所述的PM0S晶體管沒有被使用，即，如上所述的 PM0S晶體管的阱與其它的PM0S晶體管相分離并且背柵被連接至源極。一旦在利用負驅動 電壓已經(jīng)驅動輸出端子16A或者16B之后，負專用輸出級24B可以用于保持輸出端子16A 或者16B的電壓電平(以及與其相連接的數(shù)據(jù)線6的電壓電平)。本發(fā)明人的一個發(fā)現(xiàn)是通過單輸出級的使用能夠實現(xiàn)上述兩種解決方案。S卩，當 中間電源電壓VDD/2沒有被提供，并且將耗盡型NM0S晶體管用作為輸出晶體管的正專用輸 出級24A通過僅電源電壓VDD和接地電壓的使用進行操作時，出現(xiàn)在正專用輸出級24A中 的問題。另一方面，僅當中間電源電壓VDD/2被用于操作使用其阱與其它的PM0S晶體管相 分離并且背柵被連接至源極的PM0S晶體管的負專用輸出級24B時，在負專用輸出級24B中 的問題出現(xiàn)。因此，如果僅使用普通的NM0S和PM0S晶體管的一個輸出級被單獨地準備，那 么能夠同時解決上面的兩個問題。圖7是示出旨在同時解決上面的兩個問題的輸出放大器電路14的構造的圖。圖 7的輸出放大器電路14與圖2的輸出放大器電路14的不同如下(1)圖7的輸出放大器電路14又包括公共輸出級28 ；(2)中間開關電路23又包括開關51303、51304、51309、以及51310;(3)反饋系統(tǒng)開關電路25又包括開關SW503和SW504 ；(4)輸出側開關電路26又包括開關SW603和SW604 ；并且(5)控制電路27被提供有正專用輸出級選擇信號P0S_EN、負專用輸出級選擇信號 NEG_EN、以及公共輸出級選擇信號FULL_EN。應注意的是，正專用輸出級選擇信號P0S_EN指的是允許正專用輸出級24A進行操 作的信號，并且負專用輸出級選擇信號NEC_EN指的是選擇負專用輸出級24B的信號。公共 輸出級選擇信號FULL_EN指的是選擇公共輸出級28的信號?？刂齐娐?7響應于正專用輸 出級選擇信號P0S_EN、負專用輸出級選擇信號NEG_EN、以及公共輸出級選擇信號FULL_EN 控制中間開關電路23、反饋系統(tǒng)開關電路25、以及輸出側開關電路26的各自的開關。圖8是示出圖7的輸出放大器電路14中的差分級22A和22B、正專用輸出級24A和負專用輸出級24B、以及公共輸出級28的構造的電路圖。在圖7和圖2的輸出放大器電 路14之間差分級22A和22B以及正專用輸出級24A和負專用輸出級24B的構造相同。應 注意的是，在圖7和圖8中，被提供給正專用輸出級24A的NM0S晶體管麗18的源極的電壓 被稱為電壓VML,并且被提供給負專用輸出級24B的PM0S晶體管MP28的源極的電壓被稱為 電壓VMH。公共輸出級28包括匪OS晶體管MN74、MN77以及MN78 ；PM0S晶體管MP74、MP77以 及MP78 ；以及電容器C71和C72。在圖8中，符號“BP71”、“BP72”、“BN71”、以及“BN72，，分 別表示被提供給PM0S晶體管MP77和MP74以及NM0S晶體管MN77和MN74的偏置電壓。應 注意的原因是，作為是公共輸出級28的輸出晶體管的NM0S晶體管麗78，普通的NM0S晶體 管(即，增強型NM0S晶體管)被使用，并且PM0S晶體管MP78的源極(和背柵)被提供有 電源電壓VDD。公共輸出級28在電源電壓VDD和接地電壓VSS的供給下進行操作。而且， 電容器C71和C72是用于補償從輸出結點36A輸出的驅動電壓的相位的相位補償電容器。公共輸出級28的輸入結點37A和37B能夠通過中間開關電路23被連接至差分級 22A的輸出結點32A和32B或者差分級22B的輸出結點34A和34B的任何一個。另一方面， 公共輸出級28的輸出結點36C能夠通過反饋系統(tǒng)開關電路25被連接至差分級22A的非反 轉輸入和差分級22B的反轉輸入中的任何一個，并且通過輸出側開關電路26被連接至輸出 端子16A和16B中的任何一個。接下來，將會描述圖7和圖8的輸出放大器電路14的操作。圖9是示出圖7和圖 8中的輸出放大器電路14的操作的概要的表。圖7和圖8的輸出放大器電路14具有兩種 操作模式，即，全VDD模式和半VDD模式。全VDD模式是其中使用電源電壓VDD和接地電壓 VSS同時沒有使用中間電源電壓VDD/2操作輸出放大器電路14的模式。另一方面，半VDD 模式是其中通過除了電源電壓VDD和接地電壓VSS之外還使用中間電源電壓VDD/2操作輸 出放大器電路14的模式。當輸出放大器電路14被設置為全VDD模式時，被提供給正專用 輸出級24A的電壓VML被設置為接地電壓VSS，并且被提供給負專用輸出級24B的電壓VMH 被設置為電源電壓VDD。另一方面，當輸出放大器電路14被設置為半VDD模式時，被提供給 正專用輸出級24A的電壓VML和被提供給負專用輸出級24B的電壓VMH都被設置為中間電 源電壓VDD/2。將會描述在全和半模式中的每一個中輸出放大器電路14的操作。(全VDD模式中的操作)如圖9中所示，當輸出放大器電路14被設置為全VDD模式時，公共輸出級28被用 于輸出正驅動電壓(比公共電壓VOT高的驅動電壓)，并且負專用輸出級24B被用于輸出負 驅動電壓(比公共電低的驅動電壓)。具體地，如圖10中所示，在全VDD模式中，正 專用輸出級選擇信號P0S_EN被否定，并且負專用輸出級選擇信號NEG_EN和公共輸出級選 擇信號FULL_EN被確定。應注意的是，在圖10中，否定狀態(tài)被示出為“截止”并且確定狀態(tài) 被示出為“導通”。除了極性信號POL之外，還響應于正專用輸出級選擇信號P0S_EN、負專 用輸出級選擇信號NEF_EN、以及公共輸出級選擇信號FULL_EN，控制差分級22A和22B、正專 用輸出級24A和負專用輸出級24B、以及輸出端子16A和16B當中的連接。用于此情況的圖7和圖8中的輸出放大器電路14的操作與圖3和圖4中的輸出 放大器電路14的相同，不同之處在于，替代正專用輸出級24A，公共輸出級28被使用。具體 地，當正驅動電壓被輸出至輸出端子16A并且負驅動電壓被輸出至輸出端子16B時，公共輸出級28的輸出結點36C被連接至輸出端子16A，并且負專用輸出級24B的輸出結點36B被 連接至輸出端子16B。在這樣的情況下，圖7和圖8的輸出放大器電路14作為電壓跟隨器 進行操作，該電壓跟隨器將與從正DAC 13A提供給輸入結點30A的正灰階電壓相同的驅動 電壓輸出至輸出端子16A，并且將與從負DAC 13B提供給輸入結點30B的負灰階電壓相同的 驅動電壓輸出至輸出端子16B。另一方面，當負驅動電壓被輸出至輸出端子16A，并且正驅 動電壓被輸出至輸出端子16B時，公共輸出級28的輸出結點36C被連接至輸出端子16B，并 且負專用輸出級24B的輸出結點36B被連接至輸出端子16A。在這樣的情況下，圖7和圖8 的輸出放大器電路14作為電壓跟隨器進行操作，該電壓跟隨器將與從正DAC 13A提供給輸 入結點30A的正灰階電壓相同的驅動電壓輸出至輸出端子16B，并且將與從負DAC 13B提供 給輸入結點30B的負灰階電壓相同的驅動電壓輸出至輸出端子16A。這時，為了減少從輸 出端子16A和16B輸出的驅動電壓之間的振幅差偏差，在適當?shù)臅r段切換輸入結點30A和 30B、差分級22k和22B、以及公共輸出級28和負專用輸出級24B當中的連接。在此操作中，在公共輸出級28中，NM0S晶體管麗78被用于下拉輸出結點36C，并 且通過公共輸出級28的NM0S晶體管麗74和差分級22A或者22B的NM0S晶體管麗16或者 NM26驅動NM0S晶體管NM78的柵極。這時，與NM0S晶體管MN78 —樣，正常的增強型NM0S 晶體管被使用，并且因此足夠大以操作NM0S晶體管麗74和麗16 (或者麗26)的操作裕量 能夠被確保。與圖3和圖4的輸出放大器電路14中的一樣的正專用輸出級24A的不充分 的操作裕量的問題沒有出現(xiàn)。(半VDD模式中的操作)再次參考圖9，當輸出放大器電路14被設置為半VDD模式時，正專用輸出級24A被 用于輸出正驅動電壓，然而取決于驅動電壓的極性反轉的存在或者不存在，從公共輸出級 28和負專用輸出級24B中選擇輸出負驅動電壓的輸出級。具體地，當要使用具有與就在之 前的數(shù)據(jù)線6中剩余的電壓的極性相反的(或者從就在之前的數(shù)據(jù)線6中剩余的電壓的極 性反轉)的極性的驅動電壓驅動數(shù)據(jù)線時，公共輸出級28被使用，然而當要使用具有非反 轉(不相反)的極性的驅動電壓驅動數(shù)據(jù)線時，負專用輸出級24B被使用。圖11A示出當輸出放大器電路14被設置為半VDD模式時輸出放大器電路14的操 作的時序圖。在圖11A的操作示例中，每兩個水平時段切換驅動電壓的極性，S卩，執(zhí)行所謂 的2H反轉驅動。應注意的是，在2H反轉驅動中，每兩個水平時段反轉極性信號POL。將會 描述操作，當在奇數(shù)編號的水平時段(第(2i_l)水平時段)期間，使用具有與上一個水平 時段中的相反的極性的驅動電壓驅動每條數(shù)據(jù)線6，并且在偶數(shù)編號的水平時段(第2i水 平時段)期間，使用具有與上一個水平時段中的相同的極性的驅動電壓驅動各條數(shù)據(jù)線6。通過下面的程序驅動當驅動電壓的極性被反轉時的數(shù)據(jù)線6 首先，極性信號POL 被反轉。在圖11A的示例中，在就在第(2k-l)水平時段之前的第(2k-2)水平時段的結束 將極性信號POL從低電平反轉為高電平。同時在第(2k_l)水平時段的開始，選通信號STB被確定，通過鎖存電路11A和11B 獲取在第(2k-l)水平時段期間驅動的像素8上的圖像數(shù)據(jù)D(l)至D(n)。隨著選通信號 STB的確定，正專用輸出級選擇信號P0S_EN和公共輸出級選擇信號FULL_EN被確定，并且負 專用輸出級選擇信號NEG_EN被否定。結果，正專用輸出級24A和公共輸出級28被選擇作 為生成驅動電壓的輸出級。因此，從正專用輸出級24A輸出正驅動電壓，并且從公共輸出級28輸出負驅動電壓。這時，從公共輸出級28輸出正驅動電壓；然而，公共輸出級28的PM0S晶體管MP78 的背柵被施加有電源電壓VDD，并且因此PM0S晶體管MP78的寄生PNP雙極晶體管沒有被導 通。在圖7和圖8的輸出放大器電路14中，沒有出現(xiàn)下述問題，與圖3和圖4的輸出放大 器電路14的負專用輸出級24B中的一樣，寄生PNP雙極晶體管被導通。另一方面，通過下面的程序驅動當沒有反轉驅動電壓的極性時的數(shù)據(jù)線6 極性 信號POL被保持在與上一個水平時段期間相同的信號電平。在圖11A的示例中，在驅動電壓 的極性沒有被反轉的第2k水平時段期間的極性信號POL處于與上一個的(2k-l)水平時段 期間相同的高電平中。同時在第2k水平時段的開始，選通信號STB被確定，并且通過鎖存 電路11A和11B獲取在第2k水平時段期間驅動的像素8上的圖像數(shù)據(jù)D(l)至D(n)。隨著 選通信號STB的確定，正專用輸出級選擇信號P0S_EN和負專用輸出級選擇信號NEG_EN被 確定，并且公共輸出級選擇信號FULL_EN被否定。結果，正專用輸出級24A和負專用輸出級 24B被選擇作為生成驅動電壓的輸出級。接下來，從正專用輸出級24A輸出正驅動電壓，并 且從負專用輸出級24B輸出負驅動電壓。為了功率消耗量的減少，使用中間電源電壓VDD/2 進行操作的負專用輸出級24B的使用是有效的。還可能存在下述操作，其中，當驅動電壓的極性被反轉時使用公共輸出級28，并且 然后在水平時段的中間將保持數(shù)據(jù)線6中的負驅動電壓的輸出級從公共輸出級28切換到 負專用輸出級24B。圖11B示出此種操作情況下的時序圖。在第(2k_2)水平時段的結束將極性信號POL從低電平切換到高電平之后，隨著 第(2k-l)水平時段的開始，選通信號STB被確定，并且通過鎖存電路11A和11B獲取在第 (2k-l)水平時段的期間驅動的像素8上的圖像數(shù)據(jù)D(l)至D(n)。同時與選通信號STB的 確定，正專用輸出級選擇信號P0S_EN和公共輸出級選擇信號FULL_EN被確定，并且負專用 輸出級選擇信號NEG_EN被否定。結果，正專用輸出級24A和公共輸出級28被選擇作為生 成驅動電壓的輸出級。接下來，從正專用輸出級24A輸出正驅動電壓，并且從公共輸出級28 輸出負驅動電壓。然后，公共輸出級選擇信號FULL_EN被否定，并且負專用輸出級選擇信號 NEG_EN被確定。由于此，將保持在數(shù)據(jù)線6中生成的負驅動電壓的輸出級從公共輸出級28 切換到負專用輸出級24B。在一個實施例中，在將保持負驅動電壓的輸出級從公共輸出級 28切換到負專用輸出級24B的時序被固定為自從水平時段的開始起預定時間已經(jīng)流逝之 后的時間。此操作中的要點之一是可靠地防止比中間電源電壓VDD/2高的電壓施加到負專 用輸出級24B的輸出。而且，從功率消耗量的減少的觀點看，優(yōu)選地，使公共輸出級28被使 用的期間的時間盡可能地短。從此觀點，響應于被連接至要通過負驅動電壓驅動的數(shù)據(jù)線6 的輸出端子16A或16B處的電壓，優(yōu)選地確定在將保持負驅動電壓的輸出級從公共輸出級 28切換到負專用輸出級24B的時序。輸出端子16A和16B中的每一個處的電壓被感測，并 且如果感測到被連接至要通過負驅動電壓驅動的數(shù)據(jù)線6的輸出端子16A或16B處的電壓 變得低于中間電源電壓VDD/2，那么公共輸出級選擇信號FULL_EN被否定，并且負專用輸出 級選擇信號NEG_EN被確定。因此，將保持在數(shù)據(jù)線6中生成的負驅動電壓的輸出級從公共 輸出級28切換到負專用輸出級24B。為了可靠地防止比中間電源電壓VDD/2高的電壓被施 加到負專用輸出級24的輸出，并且盡可能地使公共輸出級28被使用的期間的時間短，此操作是有效的。而且，如圖12和圖13中所示，當輸出放大器電路14被設置為半VDD模式時，公共 輸出級28還能夠被用于始終輸出負驅動電壓。甚至此種操作能夠可靠地防止比中間電源 電壓VDD/2高的電壓被施加到負專用輸出級24B的輸出。為了簡化中間開關電路23、反饋 系統(tǒng)開關電路25、以及輸出側開關電路26的控制邏輯，當輸出放大器電路14被設置為半 VDD模式時始終使用公共輸出級28是有效的。如上所述，已經(jīng)描述本發(fā)明的各種實施例；然而，本發(fā)明不應被上述實施例所限 制。例如，在圖7和圖8中的輸出放大器電路14的構造中，作為正專用輸出級24A的NM0S 晶體管MN17，耗盡型晶體管被使用，然而作為負專用輸出級的PM0S晶體管MP28，普通PM0S 晶體管可以被使用。即使在這樣的情況下，在全VDD模式設置的情況下，通過不使用正專用 輸出級24A而使用公共輸出級28，能夠解決當中間電源電壓VDD/2沒有被提供時不充分的 操作裕量的問題。而且，在圖7和圖8中的輸出放大器電路14的構造中，作為負專用輸出級24B的 PM0S晶體管MP28，其阱與其它的PM0S晶體管相分離并且背柵被連接至源極的PM0S晶體管 被使用，然而作為正專用輸出級24A的NM0S晶體管MN17，增強型NM0S晶體管可以被使用。 即使在這樣的情況下，通過使用公共輸出級28，替代負專用輸出級24B，關于用于半VDD設 置的驅動電壓的極性反轉，能夠避免寄生PNP雙極晶體管的導通的問題。此外，本領域的技術人員應理解的是，能夠不同地修改下述構造電路部件，該電 路部件驅動是正專用輸出級24A的輸出晶體管的NM0S晶體管MN18和PM0S晶體管MP18的 柵極；電路部件，該電路部件驅動是負專用輸出級24B的輸出晶體管的PM0S晶體管MP28和 NM0S晶體管麗28的柵極；以及電路部件，該電路部件驅動是公共輸出級28的輸出晶體管 的PM0S晶體管MP78和NM0S晶體管麗78的柵極。另外，本領域的技術人員應理解的是，能 夠不同地修改差分級22A和22B的構造。圖14是示出正專用輸出級24A、負專用輸出級24B、公共輸出級28、以及差分級 22A和22B的另一構造的圖。在圖14的構造中，差分級22A包括PM0S晶體管MP11、MP12、 MP15、以及MP16 ；匪OS晶體管麗11、麗12、麗15、以及麗16 ；恒流源111和112 ；以及電容器 C11和C12。另一方面，差分級22B包括PM0S晶體管MP21、MP22、MP25、以及MP26 ；NM0S晶 體管MN21、MN22、MN25、以及MN26 ；恒流源121和122 ；以及電容器C21和C22。而且，正專用 輸出級24A包括PM0S晶體管MP14、MP17以及MP18和NM0S晶體管MN14、MN17以及MN18，并 且負專用輸出級24B包括PM0S晶體管PM24、MP27、以及MP28，和NM0S晶體管MN24、MN27、 以及MN28。此外，公共輸出級28包括PM0S晶體管MP74、MP77、以及MP78，和匪OS晶體管 MN74、MN77、以及 MN78。應注意的是，在圖14的構造中，相位補償電容器Cll、C12、C21、以及C22被提供 (不在輸出級而是)在差分級22A和22B中。為了減少相位補償電容器的數(shù)目，其中相位補 償電容器被設置在差分級22A和22B中的構造是有效的。在其中相位補償電容器被設置在 輸出級中的圖8中所示的構造中，要求六個相位補償電容器；然而，在其中相位補償電容器 被設置在差分級22A和22B中的圖14中所示的構造中，僅要求四個相位補償電容器。應注 意的是，其中相位補償電容器被設置在差分級22A和22B中的構造還可應用于圖8的構造。即使在圖12的構造中，基本操作與圖8的構造中的相同。本領域的技術人員應容易地理解的是，在圖12中所示的示例范圍外，還能夠不同地修改正專用輸出級24A、負專用 輸出級24B、公共輸出級28、以及差分級22A和22B的構造。 而且，應注意的是，在本實施例中，作為中間電源電壓，電源電壓VDD/2的一半電 壓被使用；然而，嚴格地，沒有要求中間電源電壓是電源電壓VDD/2的一半電壓。僅要求中 間電源電壓是低于正灰階電壓當中的最低的灰階電壓并且高于負灰階電壓當中的最 低的灰階電壓ir的電壓。
權利要求
一種顯示面板驅動器，包括輸出放大器電路；第一輸出端子；以及第二輸出端子，其中所述輸出放大器電路包括第一輸出級，所述第一輸出級被構造為接收電源電壓和低于所述電源電壓的第一電壓，并且輸出在是高于接地電壓并且低于所述電源電壓的中間電源電壓和所述電源電壓之間定義的第一電壓范圍內的驅動電壓；和第二輸出級，所述第二輸出級被構造為接收所述電源電壓和所述接地電壓，并且輸出所述電源電壓和所述接地電壓之間的驅動電壓，其中所述第一輸出級包括第一下拉輸出晶體管，所述第一下拉輸出晶體管被構造為下拉所述第一輸出級的輸出端子，其中所述第二輸出級包括第二下拉輸出晶體管，所述第二下拉輸出晶體管被構造為下拉所述第二輸出級的輸出端子，其中所述第一下拉輸出晶體管是耗盡型NMOS晶體管，其中所述第二下拉輸出晶體管是增強型NMOS晶體管，其中當所述輸出放大器電路被設置為所述第一電壓被設置為所述中間電源電壓的第一模式時，所述第一輸出級將所述第一電壓范圍內的第一驅動電壓輸出至所述第一輸出端子和所述第二輸出端子的一個，并且其中當所述輸出放大器電路被設置為所述第一電壓被設置為所述接地電壓的第二模式時，所述第二輸出級將所述第一電壓范圍內的第一驅動電壓輸出至所述第一輸出端子和所述第二輸出端子的一個。
2.根據(jù)權利要求1所述的顯示面板驅動器，進一步包括第三輸出級，所述第三輸出級被構造為接收所述接地電壓和高于所述接地電壓的第 二電壓，并且輸出所述接地電壓和所述中間電源電壓之間定義的第二電壓范圍內的驅動電 壓，其中當所述輸出放大器電路被設置為所述第一模式時，所述第二電壓被設置為所述中 間電源電壓，并且當所述輸出放大器電路被設置為所述第二模式時，所述第二電壓被設置 為所述電源電壓，其中所述第三輸出級包括第一上拉輸出晶體管，所述第一上拉輸出晶體管被構造為上 拉所述第三輸出級的輸出端子，其中所述第二輸出級包括第二上拉輸出晶體管，所述第二上拉輸出晶體管被構造為上 拉所述第二輸出級的輸出端子，其中所述第一上拉輸出晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分離并且 背柵與源極相連接，其中所述第二上拉輸出晶體管是PMOS晶體管，其源極被提供有所述電源電壓， 其中當所述輸出放大器電路被設置為所述第一模式時，至少在將所述第一輸出端子和 所述第二輸出端子 中的另一個處的電壓從所述第一電壓范圍的電壓切換到所述第二電壓 范圍的電壓的情況下，所述第二輸出級將所述第二電壓范圍內的第二驅動電壓輸出至所述第一輸出端子和所述第二輸出端子的另一個，并且其中當所述輸出放大器電路被設置為所述第二模式時，所述第三輸出級將所述第二電 壓范圍內的第二驅動電壓輸出至所述第一輸出端子和所述第二輸出端子的另一個。
3.根據(jù)權利要求2所述的顯示面板驅動器，其中當所述輸出放大器電路被設置為所述 第一模式時，在另一個輸出端子通過所述第二輸出級被驅動到所述第二驅動電壓之后，將 另一個輸出端子保持到所述第二驅動電壓的輸出級被從所述第二輸出級切換到所述第三 輸出級。
4.根據(jù)權利要求3所述的顯示面板驅動器，其中基于另一個輸出端子的電壓而控制將 另一個輸出端子保持到所述第二驅動電壓的輸出級被從所述第二輸出級切換到所述第三 輸出級的時序。
5.根據(jù)權利要求1至4中的任何一項所述的顯示面板驅動器，其中所述第一輸出級包括第三上拉輸出晶體管，作為被構造為上拉所述第一輸出級的輸出端子的PMOS晶體管；禾口第一浮動電流源，所述第一浮動電流源被連接至所述第一下拉輸出晶體管的柵極和所 述第三上拉輸出晶體管的柵極之間，其中所述第一浮動電流源包括第一 PMOS晶體管和第一 NMOS晶體管， 其中所述第一 PMOS晶體管的源極與所述第一 NMOS晶體管的漏極相連接，并且所述第 一 NMOS晶體管的源極與所述第一 PMOS晶體管的漏極相連接，并且 其中所述第一 NMOS晶體管是耗盡型NMOS晶體管。
6.根據(jù)權利要求2所述的顯示面板驅動器，其中所述第三輸出級包括第三下拉輸出晶體管，作為被構造為下拉所述第一輸出級的輸出端子的NMOS晶體管；禾口第二浮動電流源，所述第二浮動電流源被連接至所述第一上拉輸出晶體管的柵極和所 述第三下拉輸出晶體管的柵極之間，其中所述第二浮動電流源包括第二 PMOS晶體管和第二 NMOS晶體管， 所述第二 PMOS晶體管的源極與所述第二 NMOS晶體管的漏極相連接，并且所述第二 NMOS晶體管的源極與所述第二 PMOS晶體管的漏極相連接，并且其中所述第二 PMOS晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分離并且背柵 與源極相連接。
7.—種顯示面板驅動器，包括 輸出放大器電路；第一輸出端子；以及 第二輸出端子，其中所述輸出放大器電路包括第一輸出級，所述第一輸出級被構造為輸出是高于接地電壓并且低于電源電壓的中間 電源電壓和所述電源電壓之間的第一電壓范圍內的驅動電壓；第二輸出級，所述第二輸出級被構造為接收所述電源電壓和所述接地電壓，并且輸出 所述電源電壓和所述接地電壓之間的驅動電壓；以及第三輸出級，所述第三輸出級被構造為接收所述接地電壓和高于所述接地電壓的第二 電壓，并且輸出所述接地電壓和所述中間電源電壓之間的第二電壓范圍內的驅動電壓，其中所述第三輸出級包括第一上拉輸出晶體管，所述第一上拉輸出晶體管被構造為上 拉所述第三輸出級的輸出端子，其中所述第二輸出級包括第二上拉輸出晶體管，所述第二上拉輸出晶體管被構造為上 拉所述第二輸出級的輸出端子，其中所述第一上拉輸出晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分離并且 背柵與源極相連接，其中所述第二上拉輸出晶體管是PMOS晶體管，其源極被提供有所述電源電壓， 其中當所述輸出放大器電路被設置為其中所述第二電壓被設置為所述中間電源電壓 的第一模式時，至少在將所述第一輸出端子和所述第二輸出端子的一個輸出端子處的電壓 從所述第一電壓范圍內的電壓切換到所述第二電壓范圍內的電壓的情況下，所述第二輸出 級將所述第二電壓范圍內的第二驅動電壓輸出至所述一個輸出端子，并且其中當所述輸出放大器電路被設置為其中所述第二電壓被設置為所述電源電壓的第 二模式時，所述第三輸出級將所述第二電壓范圍內的第二驅動電壓輸出至所述一個輸出端 子。
8.根據(jù)權利要求7所述的顯示面板驅動器，其中當所述輸出放大器電路被設置為所述 第一模式時，在所述輸出端子通過所述第二輸出級被驅動到所述第二驅動電壓之后，將所 述一個輸出端子保持到所述第二驅動電壓的輸出級被從所述第二輸出級切換到所述第三 輸出級。
9.一種顯示裝置，包括顯示面板，所述顯示面板包括第一數(shù)據(jù)線和第二數(shù)據(jù)線；和 顯示面板驅動器， 其中所述顯示面板驅動器包括 輸出放大器電路；第一輸出端子，所述第一輸出端子與所述第一數(shù)據(jù)線相連接；以及 第二輸出端子，所述第二輸出端子與所述第二數(shù)據(jù)線相連接， 其中所述輸出放大器電路包括第一輸出級，所述第一輸出級被構造為接收電源電壓和低于所述電源電壓的第一電 壓，并且輸出是高于接地電壓并且低于所述電源電壓的中間電源電壓和所述電源電壓之間 的第一電壓范圍內的驅動電壓；和第二輸出級，所述第二輸出級被構造為接收所述電源電壓和所述接地電壓并且輸出所 述電源電壓和所述接地電壓之間的驅動電壓，其中所述第一輸出級包括第一下拉輸出晶體管，所述第一下拉輸出晶體管被構造為下 拉所述第一輸出級的輸出端子，其中所述第二輸出級包括第二下拉輸出晶體管，所述第二下拉輸出晶體管被構造為下 拉所述第二輸出級的輸出端子，其中所述第一下拉輸出晶體管是耗盡型NMOS晶體管，并且所述第二下拉輸出晶體管 是增強型NMOS晶體管，其中當所述輸出放大器電路被設置為其中所述第一電壓被設置為所述中間電源電壓 的第一模式時，所述第一輸出級將所述第一電壓范圍內的第一驅動電壓輸出至所述第一輸 出端子和所述第二輸出端子的一個，并且其中當所述輸出放大器電路被設置為其中所述第一電壓被設置為所述接地電壓的第 二模式時，所述第二輸出級將所述第一電壓范圍內的第一驅動電壓輸出至所述第一輸出端 子和所述第二輸出端子的所述一個輸出端子。
10. 一種顯示裝置，包括顯示面板，所述顯示面板包括第一數(shù)據(jù)線和第二數(shù)據(jù)線；和 顯示面板驅動器， 其中所述顯示面板驅動器包括 輸出放大器電路；第一輸出端子，所述第一輸出端子與所述第一數(shù)據(jù)線相連接；以及 第二輸出端子，所述第二輸出端子與所述第二數(shù)據(jù)線相連接， 其中所述輸出放大器電路包括第一輸出級，所述第一輸出級被構造為輸出高于接地電壓并且低于電源電壓的中間電 源電壓和所述電源電壓之間的第一電壓范圍內的驅動電壓；第二輸出級，所述第二輸出級被構造為接收所述電源電壓和所述接地電壓并且輸出所 述電源電壓和所述接地電壓之間的驅動電壓；以及第三輸出級，所述第三輸出級被構造為接收所述接地電壓和高于所述接地電壓的第二 電壓并且輸出所述接地電壓和所述中間電源電壓之間的第二電壓范圍內的驅動電壓，其中所述第三輸出級包括第一上拉輸出晶體管，所述第一上拉輸出晶體管被構造為上拉所述第三輸出級的輸出端子，并且所述第二輸出級包括第二上拉輸出晶體管，所述第二 上拉輸出晶體管被構造為上拉所述第二輸出級的輸出端子，其中所述第一上拉輸出晶體管是PMOS晶體管，其阱與其它的PMOS晶體管相分離并且 背柵與源極相連接，并且所述第二上拉輸出晶體管是PMOS晶體管，其源極被提供有所述電 源電壓，其中當所述輸出放大器電路被設置為其中所述第二電壓被設置為所述中間電源電壓 的第一模式時，至少在將所述一個輸出端子的電壓從所述第一電壓范圍內的電壓切換到所 述第二電壓范圍內的電壓的情況下，所述第二輸出級將所述第二電壓范圍內的第二驅動電 壓輸出至所述一個輸出端子，并且其中當所述輸出放大器電路被設置為其中所述第二電壓被設置為所述電源電壓的第 二模式時，所述第三輸出級將所述第二電壓范圍內的所述第二驅動電壓輸出至所述一個輸 出端子。
全文摘要
本發(fā)明涉及顯示面板驅動器以及使用其的顯示裝置。顯示面板驅動器包括輸出放大器電路；第一和第二輸出端子。輸出放大器電路包括第一輸出級，構造為接收電源電壓和低于電源電壓的第一電壓并且輸出第一電壓范圍內的驅動電壓；和第二輸出級，構造為接收電源電壓和接地電壓并且輸出兩者之間的驅動電壓。第一輸出級包括第一下拉輸出晶體管，其為耗盡型NMOS晶體管；并且第二輸出級包括第二下拉輸出晶體管，其為增強型NMOS晶體管。當輸出放大器電路被設置為第一電壓為中間電源電壓的第一模式時，第一輸出級將第一驅動電壓輸出至第一和第二輸出端子之一。而當被設置為第一電壓為接地電壓的第二模式時，第二輸出級將第一驅動電壓輸出至第一和第二輸出端子之一。
文檔編號G09G3/36GK101840662SQ20101013684
公開日2010年9月22日 申請日期2010年3月11日 優(yōu)先權日2009年3月11日
發(fā)明者島谷淳 申請人:恩益禧電子股份有限公司