顯示面板驅(qū)動電路、液晶顯示裝置、移位寄存器、液晶面板、以及顯示裝置的驅(qū)動方法

專利名稱：顯示面板驅(qū)動電路、液晶顯示裝置、移位寄存器、液晶面板、以及顯示裝置的驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示面板驅(qū)動電路以及用于顯示面板驅(qū)動電路的移位寄存器。
背景技術(shù)：
圖40是表示液晶顯示裝置的柵極驅(qū)動器所采用的現(xiàn)有的移位寄存器的電路圖。 如圖40所示，現(xiàn)有的移位寄存器100由多個移位電路(單位電路)8(31、％2、"'％111、％(1級 聯(lián)連接而構(gòu)成，移位電路sci (i = 1，2，3丨111)包括輸入用的節(jié)點qfi、qbi、CKAi、以及輸出 用的節(jié)點qoi，虛擬移位電路scd包括輸入用的節(jié)點qfd、CKAd、以及輸出用的節(jié)點qod。此處，對于移位電路scl，節(jié)點qfl與柵極起始脈沖信號GSP的輸出端相連接，節(jié) 點qbl與移位電路sc2的節(jié)點qo2相連接，節(jié)點CKAl與提供第一時鐘信號的第一時鐘線 CKLl相連接，從節(jié)點qol輸出柵極導通脈沖信號(信號線選擇信號)gl。另外，對于移位電 路sci(i = 2，3丨111-1)，節(jié)點qfi與移位電路sc(i_l)的節(jié)點qo(i_l)相連接，節(jié)點qbi與 移位電路sc(i+l)的節(jié)點qo(i+l)相連接，節(jié)點CKAi與上述第一時鐘線CKLl或提供第二時 鐘信號的第二時鐘線CKL2相連接，從節(jié)點qoi輸出柵極導通脈沖信號(信號線選擇信號) gi。此外，若i為奇數(shù)，則節(jié)點CKAi與第一時鐘線CKLl相連接，若i為偶數(shù)，則節(jié)點CKAi 與第二時鐘線CKL2相連接。而且，對于移位電路scm，節(jié)點qfm與移位電路sc (m_l)的節(jié)點qo (m_l)相連接，節(jié) 點qbm與虛擬移位電路scd的節(jié)點qod相連接，節(jié)點CKAm與第一時鐘線CKLl或第二時鐘 線CKL2相連接，從節(jié)點qom輸出柵極導通脈沖信號(信號線選擇信號)gm。此外，若m為奇 數(shù)，則節(jié)點CKAi與第一時鐘線CKLl相連接，若m為偶數(shù)，則節(jié)點CKAi與第二時鐘線CKL2 相連接。另外，對于虛擬移位電路scd，節(jié)點qfd與移位電路scm的節(jié)點qom相連接，節(jié)點 CKAd與第一時鐘線CKLl或第二時鐘線CKL2相連接。此外，若m為奇數(shù)，則節(jié)點CKAd與第 二時鐘線CKL2相連接，若m為偶數(shù)，則節(jié)點CKAd與第一時鐘線CKLl相連接。圖41是表示垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第 二時鐘信號CK2、柵極導通脈沖信號gi(i = 1 m)、以及節(jié)點qod的輸出的各波形的時序 圖。此外，第一時鐘信號CKl及第二時鐘信號CK2在一個周期中的“H(High 高)”(激活) 期間都為一個時鐘期間，“L(Low 低)”(不激活)期間都為一個時鐘期間，當CKl和CK2的 其中一方激活(上升)時，另一方同步地不激活(下降)。在第一級移位電路scl中，因柵極起始脈沖信號GSP的激活使得節(jié)點qfl的電位 上升，從而變成向節(jié)點qol輸出第一時鐘信號CKl的狀態(tài)，柵極導通脈沖信號gl被激活。另 夕卜，在后一級移位電路sc2中，因柵極導通脈沖信號gl的激活使得節(jié)點qf2的電位上升，從 而變成向節(jié)點qo2輸出第二時鐘信號CK2的狀態(tài)，柵極導通脈沖信號g2被激活。然后，在 移位電路scl中，因柵極導通脈沖信號g2的激活，變成不向節(jié)點qol輸出第一時鐘信號CKl 的狀態(tài)，同時向節(jié)點qol提供低電位側(cè)電源電位。因此，在柵極導通脈沖信號gl被激活一 定的期間后，使其不激活，從而形成脈沖P1。
S卩，在移位電路sci (i = 2，3…m-1)中，因柵極導通脈沖信號g(i_l)的激活使得 節(jié)點qfi的電位上升，從而變成向節(jié)點qoi輸出時鐘信號(CKl或CK2)的狀態(tài)，柵極導通脈 沖信號gi被激活。另外，在后一級移位電路sc(i+l)中，因柵極導通脈沖信號gi激活使得 節(jié)點qf(i+l)的電位上升，從而變成向節(jié)點qo(i+l)輸出時鐘信號(CK2或CKl)的狀態(tài)，柵 極導通脈沖信號g(i+l)被激活。然后，在移位電路sci中，因柵極導通脈沖信號g(i+l)的 激活，變成不向節(jié)點qoi輸出時鐘信號的狀態(tài)，同時向節(jié)點qoi提供低電位側(cè)電源電位。因 此，在柵極導通脈沖信號gi激活一定的期間后，使其不激活，從而形成脈沖Pi。另外，在移位電路scm中，因柵極導通脈沖信號g(m-l)的激活使得節(jié)點 qfm的電 位上升，從而變成向節(jié)點qom輸出時鐘信號(CKl或CK2)的狀態(tài)，柵極導通脈沖信號gm被 激活。另外，在后一級的虛擬移位電路scd中，因柵極導通脈沖信號gm的激活使得節(jié)點qfd 的電位上升，從而變成向節(jié)點qod輸出時鐘信號(CK2或CKl)(節(jié)點qod的電位上升)的狀 態(tài)。然后，在移位電路scm中，因節(jié)點qod的電位上升，變成不向節(jié)點qom輸出時鐘信號的 狀態(tài)，同時向節(jié)點qom提供低電位側(cè)電源電位。因此，在柵極導通脈沖信號gm激活一定的 期間后，使其不激活，從而形成脈沖Pm。由此，在移位寄存器100中，來自各移位電路的柵極導通脈沖信號依次被激活一 定的期間，從第一級移位電路scl到最后一級移位電路scm依次輸出脈沖。此外，能夠列舉 出以下的專利文獻1 3作為相關(guān)的公知文獻。專利文獻1 日本公開專利公報“特開2001-273785號公報(2001年10月5日公 開)”專利文獻2 日本公開專利公報“特開2006-24350號公報(2006年1月26日公 開)”專利文獻3 日本公開專利公報“特開2007-114771號公報(2007年5月10日公 開)”

發(fā)明內(nèi)容
此處，當柵極起始脈沖信號GSP與垂直同步信號VSYNC的脈沖輸出聯(lián)動而被激活 時，例如圖42那樣垂直同步信號VSYNC中產(chǎn)生噪聲時，有可能出現(xiàn)以下異常情況直到最后 一級為止柵極起始脈沖信號GSP與之聯(lián)動地被激活，同時從兩個移位電路輸出脈沖(兩個 柵極導通脈沖信號同時被激活)。另外，在水平同步信號HSYNC中產(chǎn)生噪聲的情況下，有可 能出現(xiàn)以下異常直到最后一級為止時鐘信號發(fā)生混亂，例如柵極導通脈沖信號的脈寬變 小。從而，在現(xiàn)有的移位寄存器中，存在以下問題當垂直同步信號VSYNC、水平同步 信號HSYNC或數(shù)據(jù)使能信號DE等同步信號中產(chǎn)生噪聲等異常時，柵極導通脈沖信號的異常 一直持續(xù)到最后一級為止，在面板一側(cè)顯示發(fā)生混亂，并且在面板驅(qū)動一側(cè)對電源造成很 大的負荷。本發(fā)明中，提出了一種能夠在同步信號(VSYNC、HSYNC或DE)產(chǎn)生異常的情況下抑 制顯示混亂并且不增大對電源的負荷的顯示面板驅(qū)動電路、以及用于顯示面板驅(qū)動電路的 移位寄存器。另外，現(xiàn)有的移位寄存器還存在以下問題為了對移位電路scm(最后一級)進行復位，需要設(shè)置移位電路scd(虛擬級)，從而導致移位寄存器的電路面積增大。本發(fā)明中，提供一種能夠抑制移位寄存器的電路面積的顯示面板驅(qū)動電路、以及 用于顯示面板驅(qū)動電路的移位寄存器。本發(fā)明的顯示面板驅(qū)動電路包括移位寄存器，該移位寄存器由輸出信號線選擇信 號的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號 激活一定的期間而形成的脈沖，所述顯示面板驅(qū)動電路從外部輸入同步信號，其特征在于， 向所述單位電路輸入時鐘信號、起始脈沖信號或由其它級生成的信號線選擇信號、以及清 零信號，該清零信號至少在同步信號有異常的情況下被激活，之后到下一個垂直掃描期間 開始之前，都不從所述移位寄存器輸出脈沖。
本發(fā)明的顯示面板驅(qū)動電路包括移位寄存器，該移位寄存器由利用所輸入的時鐘 信號而輸出脈沖的單位電路級聯(lián)連接而構(gòu)成，并且從各級依次輸出脈沖，在各單位電路的 所述時鐘信號的輸入端子與輸出端子之間，具有輸出用晶體管，并且所述顯示面板驅(qū)動電 路從外部輸入同步信號，其特征在于，生成清零信號并輸入到各單位電路，該清零信號至少 在所述同步信號有異常的情況下被激活，當所述清零信號被激活時，之后到下一個垂直掃 描期間開始之前，各單位電路的輸出用晶體管都截止。根據(jù)本發(fā)明的顯示面板驅(qū)動電路，當同步信號有異常時，清零信號被激活，從而之 后使移位寄存器的脈沖輸出都停止。因此，能夠抑制顯示混亂并且不增大對電源的負荷。顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)基于所述同步信號，生成時鐘信號、起始 脈沖信號、以及清零信號。顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)所述同步信號中至少包含垂直同步信 號、水平同步信號、以及數(shù)據(jù)使能信號的其中一個信號。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)不管同步信號是否有異常，都在最后 一級的脈沖輸出后激活所述清零信號，從而使最后一級輸出的信號線選擇信號維持不激活 的狀態(tài)。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)不管同步信號是否有異常，都在成為 最后一級的單位電路輸出脈沖后激活所述清零信號，之后到下一個垂直掃描期間開始之 前，各單位電路的輸出用晶體管都截止。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)所述清零信號在所述脈沖未輸出的定 時或在脈沖變成不激活的定時被激活。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級以外的級的單位電路 包括置位用晶體管、輸出用晶體管、復位用晶體管、清零用晶體管、以及電容，在該單位電路 中，向清零用晶體管的控制端子輸入清零信號，向復位用晶體管的控制端子輸入后一級的 信號線選擇信號，向置位用晶體管的控制端子輸入起始脈沖信號或前一級的信號線選擇信 號，向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容 的第一電極相連接，置位用晶體管的控制端子與第一導通端子相連接，并且置位用晶體管 的第二導通端子與輸出用晶體管的控制端子和電容的第二電極相連接，清零用晶體管的第 一導通端子與輸出用晶體管的控制端子相連接，并且清零用晶體管的第二導通端子與恒壓 源相連接，復位用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且復位用 晶體管的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。此夕卜，在本申請中，將晶體管的源極端子和漏極端子的其中一方記為第一導通端子，將另一方 記為第二導通端子，根據(jù)各晶體管的設(shè)計，可能所有晶體管的第一導通端子都為漏極端子， 也可能所有晶體管的第一導通端子都為源極端子，還有可能某些晶體管的第一導通端子為 漏極端子，而剩下晶體管的第一導通端子為源極端子。
本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級以外的級的單位電路還 包括電位提供用晶體管，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端 子相連接，并且電位提供用晶體管的第二導通端子與恒壓源相連接，向電位提供用晶體管 的控制端子輸入后一級的信號線選擇信號。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級以外的級的單位電路還 包括電位提供用晶體管，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端 子相連接，并且電位提供用晶體管的第二導通端子與恒壓源相連接，向電位提供用晶體管 的控制端子輸入與所述時鐘信號不相同的時鐘信號。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級的單位電路包括置位用 晶體管、輸出用晶體管、清零用晶體管、以及電容，在該單位電路中，向清零用晶體管的控制 端子輸入清零信號，向置位用晶體管的控制端子輸入前一級的信號線選擇信號，向輸出用 晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容的第一電極相 連接，置位用晶體管的控制端子與第一導通端子相連接，并且置位用晶體管的第二導通端 子與輸出用晶體管的控制端子和電容的第二電極相連接，清零用晶體管的第一導通端子與 輸出用晶體管的控制端子相連接，并且清零用晶體管的第二導通端子與恒壓源相連接，輸 出用晶體管的第二導通端子成為輸出端子。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級的單位電路還包括電位 提供用晶體管，向電位提供用晶體管的控制端子輸入清零信號，電位提供用晶體管的第一 導通端子與輸出用晶體管的第二導通端子相連接，并且電位提供用晶體管的第二導通端子 與恒壓源相連接。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)所述清零信號在來自各級的信號線選 擇信號變成不激活的定時或未被激活的定時被激活。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)向所述移位寄存器提供彼此相位不同 的多個時鐘信號，將這些時鐘信號分別輸入到不同的單位電路的輸出用晶體管。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)所述多個時鐘信號各自的不激活期間
有一部分重疊。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)所述多個時鐘信號中包含相位相差半 個周期的兩個時鐘信號。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)在清零信號被激活的期間內(nèi)，所述多 個時鐘信號的至少一個時鐘信號不被激活。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)置位用晶體管、輸出用晶體管、復位用 晶體管、以及清零用晶體管分別為N溝道晶體管。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)置位用晶體管、輸出用晶體管、復位用 晶體管、清零用晶體管、以及電位提供用晶體管分別為N溝道晶體管。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)第一導通端子為漏極端子，第二導通端子為源極端子。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)第一導通端子為源極端子，第二導通 端子為漏極端子。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)輸入所述同步信號 ，包括定時控制器， 該定時控制器利用所述同步信號，生成所述時鐘信號和起始脈沖信號、以及清零信號。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)包括檢測所述同步信號的異常的異常 檢測電路，基于該檢測結(jié)果，生成所述清零信號。本液晶顯示裝置的特征在于，包括所述顯示面板驅(qū)動電路和液晶面板。本液晶顯示裝置也可以采用以下結(jié)構(gòu)所述移位寄存器在液晶面板中形成為單 片。本液晶顯示裝置也可以采用以下結(jié)構(gòu)所述液晶面板使用非晶硅來形成。還可以 采用以下結(jié)構(gòu)所述液晶面板使用多晶硅來形成。本移位寄存器設(shè)置于輸入同步信號的顯示面板驅(qū)動電路，由生成信號線選擇信號 的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激 活一定的期間而形成的脈沖，其特征在于，向所述單位電路輸入時鐘信號、起始脈沖信號或 由其它級生成的信號線選擇信號、以及清零信號，該清零信號至少在同步信號有異常的情 況下被激活，之后到下一個垂直掃描期間開始之前，都不輸出脈沖。在這種情況下，也可以 采用以下結(jié)構(gòu)所述移位寄存器形成為單片。本顯示裝置的驅(qū)動方法是用于驅(qū)動顯示裝置的顯示裝置的驅(qū)動方法，所述顯示裝 置包括移位寄存器，該移位寄存器由生成信號線選擇信號的單位電路級聯(lián)連接而構(gòu)成，并 且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而形成的脈沖，所 述顯示裝置有同步信號輸入，其特征在于，向所述單位電路輸入時鐘信號、起始脈沖信號或 由其它級生成的信號線選擇信號、以及清零信號，通過至少在同步信號有異常的情況下激 活該清零信號，之后到下一個垂直掃描期間開始之前，都不使所述移位寄存器輸出脈沖。本顯示面板驅(qū)動電路包括移位寄存器，該移位寄存器由輸出信號線選擇信號的單 位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一 定的期間而形成的脈沖，其特征在于，向成為最后一級的單位電路輸入由其它級生成的信 號線選擇信號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號， 從而使來自最后一級的信號線選擇信號維持不激活的狀態(tài)。根據(jù)本顯示面板驅(qū)動電路，由于最后一級(單位電路)可以利用清零信號進行復 位，因此，不需要現(xiàn)有那樣的虛擬級(虛擬移位電路)，能夠縮小移位寄存器的電路面積。本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級以外的級的單位電路包 括置位用晶體管、輸出用晶體管、復位用晶體管、以及電容，在該單位電路中，向置位用晶體 管的控制端子輸入起始脈沖信號或前一級的信號線選擇信號，向復位用晶體管的控制端子 輸入后一級的信號線選擇信號，向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶 體管的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與第一導通端子 相連接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電容的第二電極 相連接，復位用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且復位用晶 體管的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。
本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級的單位電路包括置位用 晶體管、輸出用晶體管、用于對最后一級進行復位而設(shè)置的清零用晶體管、以及電容，在該 單位電路中，向置位用晶體管的控制端子輸入前一級的信號線選擇信號，向清零用晶體管 的控制端子輸入清零信號，向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管 的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與第一導通端子相連 接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電容的第二電極相連 接，清零用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且清零用晶體管 的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子本顯示面板驅(qū)動電路也可以采用以下結(jié)構(gòu)成為最后一級的單位電路還包括電位 提供用晶體管，向電位提供用晶體管的控制端子輸入清零信號，電位提供用晶體管的第一 導通端子與輸出用晶體管的第二導通端子相連接，并且電位提供用晶體管的第二導通端子 與恒壓源相連接。本發(fā)明的移位寄存器設(shè)置于顯示面板驅(qū)動電路，由生成信號線選擇信號的單位電 路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的 期間而形成的脈沖，其特征在于，向成為最后一級的單位電路輸入由其它級生成的信號線 選擇信號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號，從而 使來自最后一級的信號線選擇信號維持不激活的狀態(tài)。本發(fā)明的顯示裝置的驅(qū)動方法是用于對顯示裝置進行驅(qū)動的顯示裝置的驅(qū)動方 法，所述顯示裝置包括移位寄存器，該移位寄存器由生成信號線選擇信號的單位電路級聯(lián) 連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而 形成的脈沖，其特征在于，向成為最后一級的單位電路輸入由其它級生成的信號線選擇信 號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號，從而使來自 最后一級的信號線選擇信號維持不激活的狀態(tài)。根據(jù)本發(fā)明的顯示面板驅(qū)動電路，當同步信號有異常時，清零信號被激活，從而之 后使移位寄存器的脈沖輸出都停止。因此，能夠抑制顯示混亂并且不增大對電源的負荷。另外，根據(jù)本發(fā)明的顯示面板驅(qū)動電路，由于在最后一級(單位電路)可以利用清 零信號進行復位，因此，不需要現(xiàn)有那樣的虛擬級(虛擬移位電路)，能夠縮小移位寄存器 的電路面積。


圖1是表示本移位寄存器的結(jié)構(gòu)的框圖。圖2(a)和圖2(b)是表示移位寄存器的單位電路結(jié)構(gòu)的電路圖。圖3是表示本移位寄存器的結(jié)構(gòu)的電路圖。圖4是表示圖3的移位寄存器的動作(同步信號無異常時)的時序圖。圖5是表示圖3的移位寄存器的動作(同步信號有異常時)的時序圖。圖6是表示本移位寄存器的另一結(jié)構(gòu)的電路圖。圖7是表示圖6的移位寄存器的動作(同步信號無異常時)的時序圖。圖8是表示本移位寄存器的另一結(jié)構(gòu)的電路圖。圖9是表示圖8的移位寄存器的動作(同步信號無異常時)的時序圖。
圖10是表示圖8的移位寄存器的動作(同步信號有異常時)的時序圖。圖11是表示本移位寄存器的另一結(jié)構(gòu)的電路圖。圖12是表示圖11的移位寄存器的動作(同步信號無異常時)的時序圖。
圖13是表示本移位寄存器的另一結(jié)構(gòu)的電路圖。圖14是表示圖13的移位寄存器的動作(同步信號無異常時)的時序圖。圖15是表示圖13的移位寄存器的動作(同步信號有異常時)的時序圖。圖16是表示圖13的移位寄存器的動作(同步信號有異常時)的時序圖。圖17是說明貫通電流的電路圖。圖18是表示圖13的移位寄存器的動作(同步信號有異常時)的時序圖。圖19是表示本移位寄存器的另一結(jié)構(gòu)的框圖。圖20(a)和圖20(b)是表示本移位寄存器的單位電路結(jié)構(gòu)的電路圖。圖21是表示圖19的移位寄存器的動作(同步信號無異常時)的時序圖。圖22是表示圖19的移位寄存器的動作(同步信號有異常時)的時序圖。圖23是表示實施方式1和實施方式2的液晶顯示裝置的結(jié)構(gòu)的框圖。圖24是表示實施方式3和實施方式4的液晶顯示裝置的結(jié)構(gòu)的框圖。圖25是表示實施方式3的移位寄存器的結(jié)構(gòu)的框圖。圖26(a)和圖26(b)是表示實施方式3的移位寄存器的單位電路結(jié)構(gòu)的電路圖。圖27是表示實施方式3的移位寄存器的結(jié)構(gòu)的電路圖。圖28是表示圖27的移位寄存器的動作的時序圖。圖29是表示本移位寄存器的另一結(jié)構(gòu)的電路圖。圖30是表示圖29的移位寄存器的動作的時序圖。圖31是表示實施方式3的移位寄存器的另一結(jié)構(gòu)的電路圖。圖32是表示圖31的移位寄存器的動作的時序圖。圖33是表示實施方式3的移位寄存器的另一結(jié)構(gòu)的電路圖。圖34是表示圖33的移位寄存器的動作(同步信號無異常時)的時序圖。圖35是表示實施方式3的移位寄存器的另一結(jié)構(gòu)的電路圖。圖36是表示圖35的移位寄存器的動作(同步信號無異常時)的時序圖。圖37是表示實施方式4的移位寄存器的結(jié)構(gòu)的框圖。圖38(a)和圖38(b)是表示實施方式4的移位寄存器的單位電路結(jié)構(gòu)的電路圖。圖39是表示圖37的移位寄存器的動作的時序圖。圖40是表示現(xiàn)有的移位寄存器的結(jié)構(gòu)的框圖。圖41是表示圖40的移位寄存器的動作的時序圖。圖42是表示圖40的移位寄存器的動作的時序圖。標號說明1液晶顯示裝置(顯示裝置)10、10a IOg 移位寄存器GlGm 柵極導通脈沖(信號線選擇信號)SClSCm移位電路(單位電路)GSP柵極起始脈沖
CKl第一時鐘信號CK2第二時鐘信號CLR清零信號Tra置位用晶體管Trb輸出用晶體管Trc清零用晶體管Trd復位用晶體管Tre低電平電位提供用晶體管
具體實施例方式以下，基于圖1 圖39，說明本發(fā)明的一個實施方式圖23是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。如圖23所示，本液晶顯示裝置1包 括液晶面板3、柵極驅(qū)動器5、源極驅(qū)動器6、定時控制器7、數(shù)據(jù)處理電路8、以及異常檢測電 路9。柵極驅(qū)動器5中設(shè)有移位寄存器10和電平移位器4，利用柵極驅(qū)動器5、定時控制器 7、以及異常檢測電路9構(gòu)成液晶面板驅(qū)動電路11。此外，本實施方式中，電平移位器4采用 包含在柵極驅(qū)動器5內(nèi)的結(jié)構(gòu)，但也可以設(shè)置在柵極驅(qū)動器5的外部。在本液晶面板3中，設(shè)置有由柵極驅(qū)動器5驅(qū)動的掃描信號線16、由源極驅(qū)動器 6驅(qū)動的數(shù)據(jù)信號線15、像素P、保持電容布線(未圖示)等，并且移位寄存器10形成為單 片。在各像素P中，設(shè)置有與掃描信號線16及數(shù)據(jù)信號線15相連接的晶體管(TFT)、和與 該晶體管相連接的像素電極。此外，為了形成各像素的晶體管或移位寄存器的晶體管，使用 非晶硅或多晶硅或CG硅等。從液晶顯示裝置1的外部向定時控制器7輸入作為同步信號的垂直同步信號 VSYNC、水平同步信號HSYNC、以及數(shù)據(jù)使能信號DE。此外，這些同步信號(VSYNC、HSYNC、以 及DE)也輸入到異常檢測電路9。另外，從液晶顯示裝置1的外部向數(shù)據(jù)處理電路8輸入視 頻數(shù)據(jù)(RGB數(shù)字數(shù)據(jù))。異常檢測電路9用來檢測同步信號的異常，若同步信號有異常，則 將出錯信號發(fā)送到定時控制器7。對于異常檢測電路9所進行的同步信號的異常檢測，可以 采用例如“日本公開專利公報2003-167545”記載的方法。定時控制器7利用各同步信號和 來自異常檢測電路9的出錯信號，生成多個源時鐘信號(ckl、ck2等)、源清零信號(clr)、 源柵極起始脈沖信號(gsp)。而且，源時鐘信號(ckl、ck2等)、源清零信號(clr)、以及源柵 極起始脈沖信號(gsp)經(jīng)電平移位器6進行電平移位，分別成為時鐘信號(CK1、CK2等)、 清零信號(CLR)、以及柵極起始脈沖信號(GSP)。另外，定時控制器7基于所輸入的同步信 號(VSYNC、HSYNC、以及DE)，向數(shù)據(jù)處理電路8輸出控制信號，并且向源極驅(qū)動器6輸出源 極定時信號。將時鐘信號(CKA、CKB等)、清零信號(CLR)、以及柵極起始脈沖信號(GSP)輸入到 移位寄存器10。清零信號(CLR)在同步信號(VSYNC、HSYNC、以及DE)無異常的情況下，變 成“L”(不激活)，在同步信號(VSYNC、HSYNC、以及DE)有異常的情況下，變成“H”(激活)， 而且不管同步信號是否有異常，在從最后一級輸出脈沖后都變成“H” (激活)。移位寄存器 10使用這些信號(CKA、CKB等、CLR、GSP)，生成柵極導通脈沖信號，并將其輸出到液晶面板 3的掃描信號線。移位寄存器10由生成柵極導通脈沖信號的移位電路級聯(lián)連接而構(gòu)成，使各級(移位電路)的柵極導通脈沖信號依次被激活一定的期間，從第一級到最后一級依次 輸出脈沖(導通脈沖)。然后，在液晶面板3中，利用該脈沖依次選擇掃描信號線。數(shù)據(jù)處理電路8對視頻數(shù)據(jù)實施預定的處理，基于來自定時控制器7的控制信號， 向源極驅(qū)動器6輸出數(shù)據(jù)信號。源極驅(qū)動器6使用來自數(shù)據(jù)處理電路8的數(shù)據(jù)信號和來自 定時控制器7的源極定時信號，生成信號電位，并將其輸出到液晶面板3的數(shù)據(jù)信號線。將 該信號電位通過各像素的晶體管寫入到該像素的像素電極。實施方式1 圖1中示出本實施方式1所涉及的移位寄存器IOa的結(jié)構(gòu)。如圖1所示，移位寄 存器IOa由多個移位電路(單位電路)SCl、SC2、…SCm級聯(lián)連接而構(gòu)成，移位電路SCi (i =1、2、3…m-1)包括輸入用的節(jié)點Qfi> Qbi、CKAi, CLi、以及輸出用的節(jié)點Qoi，移位電路 SCm包括輸入用的節(jié)點Qfm、CKAm, CLm,以及輸出用的節(jié)點Qom。此處，對于移位電路SCl，節(jié)點Qfl與電平移位器(參照圖23)的GSP輸出端RO相 連接，節(jié)點Qbl與移位電路SC2的節(jié)點Qo2相連接，節(jié)點CKAl與提供第一時鐘信號的第一 時鐘線CKLl相連接，節(jié)點CLl與提供清零信號(CLR)的清零線CLRL相連接，從節(jié)點Qol輸 出柵極導通脈沖信號(信號線選擇信號)G1。另外，對于移位電路SCi (i = 2 m-1)，節(jié)點Qfi與移位電路SC(i-l)的節(jié)點 Qo(i-l)相連接，節(jié)點Qbi與移位電路SC(i+l)的節(jié)點Qo(i+l)相連接，若i為奇數(shù)，則節(jié)點 CKAi與第一時鐘線CKLl相連接，若i為偶數(shù)，則節(jié)點CKAi與第二時鐘線CKL2相連接，節(jié)點 CLi與上述清零線CLRL相連接，從節(jié)點Qoi輸出柵極導通脈沖信號(信號線選擇信號)Gi。而且，對于移位電路SCm，節(jié)點Qfm與移位電路SC (m-Ι)的節(jié)點Qo(m_l)相連接，節(jié) 點CKAm與第二時鐘線CKL2相連接，節(jié)點CLm與上述清零線CLRL相連接，從節(jié)點Qom輸出 柵極導通脈沖信號(信號線選擇信號)Gm。圖2(a)是表示SCi (i = 1 m_l)的具體結(jié)構(gòu)的電路圖。如圖2(a)所示，SCi (i =1 m-Ι)包含置位用晶體管Tra、輸出用晶體管Trb、清零用晶體管Trc、復位用晶體管 Trd、以及電容C。晶體管Tra Trd分別是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trc的漏極端子與Trb的柵極端子相連接，并且Trc的源極端子與低電位側(cè)電源Vss相 連接。另外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfi相連接，Trb的漏極端子與節(jié)點CKAi相連 接，Trc的柵極端子與節(jié)點CLi相連接，Trd的柵極端子與節(jié)點Qbi相連接，Trb的源極端子 與節(jié)點Qoi相連接。此外，將Tra的源極端子、電容C的第二電極、以及Trb的柵極端子的 連接點作為節(jié)點netAi。另外，圖2(b)是表示SCm的具體結(jié)構(gòu)的電路圖。如圖2(b)所示，SCm包含置位用 晶體管Tra、輸出用晶體管Trb、清零用晶體管Trc、以及電容C。晶體管Tra Trc分別是 N溝道晶體管，電容C也可以是寄生電容。此處，Trb的源極端子與電容C的第一電極相連 接，Tra的柵極端子(控制端子)與漏極端子相連接，并且Tra的源極端子與Trb的柵極端 子和電容C的第二電極相連接。另外，Trc的漏極端子與Trb的柵極端子相連接，并且Trc 的源極端子與低電位側(cè)電源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfm相連接，Trb的漏極端子與節(jié)點CKAm相連接，Trc的柵極端子與節(jié)點CLm相連接，Trb的源極端子與節(jié)點 Qom相連接。此外，將Tra的源極端子、電容C的第二電極、以及Trb的柵極端子的連接點作 為節(jié)點netAm。此外，移位電路SCi (i = 1 m-1)的各節(jié)點(Qfi、Qbi、CKAi、CLi、Qoi)、以及移位 電路SCm的各節(jié)點(Qfm、CKAm, CLm, Qom)的連接目標如圖1所示，本移位寄存器IOa整體 的具體結(jié)構(gòu)如圖3所示。下面，說明圖3所示的移位寄存器IOa的動作。圖4是表示同步信號無異常的情況 下的垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵 極導通脈沖信號Gi (i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第一時鐘信 號CKl及第二時鐘信號CK2在一個周期中的“H” (激活)期間都為一個時鐘期間，“L” (不 激活)期間都為三個時鐘期間，當CKl和CK2的其中一方不激活(下降)時，另一方延遲一 個時鐘期間而激活(上升)。但是，這只是第一時鐘信號CKl和第二時 鐘信號CK2的一個例 子，若有兩個時鐘信號都變?yōu)椤癓”的期間，則“H”期間和“L”期間可以任意地設(shè)定。首先，在圖4的tO，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl0即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSP下降(變成不激活)而變成“L”，但由 于SCl的電容C，netAl的電位維持在“H”，從而使得SCl的Trb也仍保持導通。在從tl起經(jīng)過一個時鐘期間后的t2，由于CKl上升(被激活)，因此，Gl也被激活 而變成“H”。此時，netAl的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過 Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netA2的電位從“L”變?yōu)椤癏”。因此， SC2的Trb也導通，從而向Qo2輸出CK2。即，G2保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，CKl下降而變成“L”，netAl的電位也變回 “H”，但是由于SCl的Trb仍然導通，因此，持續(xù)向Qol輸出CKl0即，Gl從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netA2的電位 因SC2的電容C而維持在“H”，從而SC2的Trb仍保持導通。在從t3起經(jīng)過一個時鐘期間后的t4，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netA2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激 活而使Qbl的電位上升，則SCl的Trd導通，netAl與Vss相連接，其電位從“H”變?yōu)椤癓”。 因此，SCl的Trb截止，不再向Qol輸出CKl。在從t4起經(jīng)過一個時鐘期間后的t5，CK2下降而變成“L”，netA2的電位也變回 “H”，但是由于SC2的Trb仍然導通，因此，持續(xù)向Qo2輸出CK2。即，G2從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netAm的電位因 電容C而被升壓到高于“H”的電位。在從tx起經(jīng)過一個時鐘期間后的ty，CK2下降而變成“L”，netAm的電位也變回 “H”，但是由于SCm的Trb仍然導通，因此，持續(xù)向Qom輸出CK2。即，Gm從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，CK2維持在“L”，但由于清零信號CLR被激 活而變成“H”，因此，SCm的Trc導通，netAm與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SCm的Trb截止，不再向Qom輸出CK2此外，圖4中，是在tz (從Gm下降起經(jīng)過一個時鐘期間后)激活清零信號CLlUfi 并不限于此。例如，也可以在ty tz期間(不包含ty)內(nèi)激活清零信號CLR。但是，在ty 不激活清零信號CLR。這是由于，這樣能使Gm維持“H”(激活)的狀態(tài)。由此，在同步信號無異常的情況下，移位寄存器IOa中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一 級的移位電路SCm依次輸出脈沖Pl Pm。圖5是表示同步信號有異常的情況下的垂直同步信號VSYNC、柵極起始脈沖信號 GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號Gi (i = 1 m)、以及清零信 號(CLR)的各波形的時序圖。圖5的tO t5期間內(nèi)的移位寄存器IOa的動作與圖4的相同。在t5，CK2下降 而變成“L”，netA2的電位也變回“H”，但是由于SC2的Trb仍然導通，因此，持續(xù)向Qo2輸 出CK2。即，G2從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在t5，G2變成不激活 而變成“L”，但netA3的電位因SC3的電容C而維持在“H”，從而SC3的Trb也保持導通。此處，如圖5所示，在t3 t4的期間內(nèi)，垂直同步信號VSYNC產(chǎn)生噪聲而使GSP在 不希望的定時(t4)被激活，這時，在t6，清零信號CLR被激活而變成“H”，SC3的Trc導通， netA3與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC3的Trb截止，不再向Qo3輸出CKl， G3維持在“L” (不激活)。即，從SC3不輸出脈沖，在它之后的SC4、SC5、...SCm中，Trb也 不導通，也不輸出脈沖。因而，在該垂直掃描期間中，脈沖的輸出到SC2(脈沖P2)為止，到 下一個垂直掃描期間開始(TO)之前，從各級輸出的柵極導通脈沖信號都維持在“L”(不激 活)。此外，圖5中，是在t6激活清零信號CLR，但并不限于此。也可以在t5 t6的期 間內(nèi)激活清零信號CLR。由此，根據(jù)上述實施方式，由于在同步信號(VSYNC、HSYNC、或DE)產(chǎn)生異常的情況 下，清零信號CLR變?yōu)椤癏” (激活)，之后，到下一個垂直掃描期間開始之前，來自移位寄存 器的脈沖輸出停止，因此能夠抑制顯示混亂并且不增大對電源的負荷。此外，也能夠?qū)D3的移位寄存器IOa構(gòu)成為如圖6所示那樣的移位寄存器10b。 移位寄存器IOb中，在移位寄存器IOa的結(jié)構(gòu)的基礎(chǔ)上，還在最后一級的移位電路SCm設(shè)有 N溝道的低電平電位提供用晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源相連接，其 漏極端子與節(jié)點Qom相連接，其柵極端子與節(jié)點CLm相連接。若采用移位寄存器IOb的結(jié)構(gòu)，則可以通過清零信號CLR的激活來使Gm下降。因 而，如圖7所示，在ty，能夠與Gm的下降(變成不激活)同步地激活清零信號CLR。此外，也能夠?qū)D3的移位寄存器IOa構(gòu)成為如圖8所示那樣的移位寄存器10c。 移位寄存器IOc中，在移位寄存器IOa的結(jié)構(gòu)的基礎(chǔ)上，還在移位電路SCi (i = 1 m-1) 設(shè)有N溝道的低電平電位提供用晶體管Tre0晶體管Tre的源極端子與低電位側(cè)電源相連 接，其漏極端子與節(jié)點Qoi相連接，其柵極端子與節(jié)點Qbi相連接。下面，說明圖8所示的移位寄存器IOc的動作。圖9是表示同步信號無異常的情況 下的垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵 極導通脈沖信號Gi (i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第一時鐘信號CKl及第二時鐘信號CK2在一個周期中的“H” (激活)期間都為一個時鐘期間，“L” (不 激活)期間都為一個時鐘期間，當CKl和CK2的其中一方下降時，另一方同步地上升。
首先，在圖9的t0，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl0即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSP下降(變成不激活)而變成“L”，但由 于SCl的電容C，netAl的電位并不下降，從而SCl的Trb也仍保持導通。S卩，CKl的上升使 Gl也被激活而變成“H”。此時，netAl的電位因電容C而被升壓到高于“H”的電位。另一 方面，若通過Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netA2的電位從“L”變?yōu)?“H”。因此，SC2的Trb也導通，從而向Qo2輸出CK2，G2維持在“L”。在從tl起經(jīng)過一個時鐘期間后的t2，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netA2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激 活而使Qbl的電位上升，則SCl的Trd導通，netAl與Vss相連接，其電位從“H”變?yōu)椤癓”。 因此，SCl的Trb截止，不再向Qol輸出CKl。另外，若通過G2的激活而使Qbl的電位上升， 則SCl的Tre導通，Qol與Vss相連接，其電位從“H”變?yōu)椤癓”。即，Gl從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。此外，即使使Gl非激活而變成“L”，但netA2的電位因 SC2的電容C而維持，從而SC2的Trb仍然保持導通。另外，若通過G2的激活使Qf3的電位 上升，則SC3的Tra導通，netA3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb也導通，從而向 Qo3輸出CK1。即，G3保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，由于CKl上升，因此，G3也被激活而變成 “H”。另一方面，若通過G3的激活使Qb2的電位上升，則SC2的Trd導通，netA2與Vss相 連接，其電位從“H”變?yōu)椤癓”。因此，SC2的Trb截止，不再向Qo2輸出CK2。另外，若通過 G3的激活而使Qb2的電位上升，則SC2的Tre導通，Qo2與Vss相連接，其電位從“H”變?yōu)?“L”。S卩，G2從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netAm的電位因 電容C而被升壓到高于“H”的電位。在從tx起經(jīng)過一個時鐘期間后的ty，CK2下降而變成“L”，netAm的電位也變回 “H”，但是由于SCm的Trb仍然導通，因此，持續(xù)向Qom輸出CK2。即，Gm從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，由于清零信號CLR被激活而變成“H”，因此， SCm的Trc導通，netAm與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SCm的Trb截止，不再 向Qom輸出CK2。此外，圖9中，是在tz(從Gm下降起經(jīng)過一個時鐘期間后)激活清零信號CLR，但 并不限于此。例如，也可以在ty tz期間(不包含ty)內(nèi)激活清零信號CLR。但是，在ty 不激活清零信號CLR。這是由于，這樣能使Gm維持“H”(激活)的狀態(tài)。由此，在同步信號無異常的情況下，移位寄存器IOb中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一 級的移位電路SCm依次輸出脈沖。圖10是表示同步信號有異常的情況下的垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號Gi (i = 1 m)、以及清零信 號(CLR)的各波形的時序圖。圖10的t0 t3期間內(nèi)的移位寄存器IOc的動作與圖9的相同。此處，如圖10所 示，在t2 t3的期間內(nèi)，垂直同步信號VSYNC產(chǎn)生噪聲而使GSP在不希望的定時(t3)被 激活，這時，在t4，清零信號CLR被激活而變成“H”，SC3的Trc導通，netA3與Vss相連接， 其電位從“H”變?yōu)椤癓”。因此，SC3的Trb截止，不再向Qo3輸出CK1，G3維持在“L” (不激 活)。即，從SC3不輸出脈沖，在它之后的SC4、SC5、"-SCm中，Trb也不導通，也不輸出脈 沖。因而，在該垂直掃描期間中，脈沖的輸出到SC2為止，到下一個垂直掃描期間開始(TO) 之前，從各級輸出的柵極導通脈沖信號都維持在“L” (不激活)。此外，圖10中，是在t4激活清零信號CLR，但并不限于此。也可以在t5激活清零 信號CLR。
此外，也能夠?qū)D8的移位寄存器IOc構(gòu)成為如圖11所示那樣的移位寄存器10d。 移位寄存器IOd中，在移位寄存器IOc的結(jié)構(gòu)的基礎(chǔ)上，還在最后一級的移位電路SCm設(shè)有 N溝道的低電平電位提供用晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源相連接，其 漏極端子與節(jié)點Qom相連接，其柵極端子與節(jié)點CLm相連接。若采用移位寄存器IOd的結(jié)構(gòu)，則可以通過清零信號CLR的激活來使Gm下降。因 而，如圖12所示，在ty，能夠與Gm的下降(變成不激活)同步地激活清零信號CLR。此外，也能夠?qū)D3的移位寄存器IOa構(gòu)成為如圖13所示那樣的移位寄存器10e。 移位寄存器IOe中，在移位寄存器IOa的結(jié)構(gòu)的基礎(chǔ)上，還在移位電路SCi (i = 1 m)設(shè) 有N溝道的低電平電位提供用晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源相連接， 其漏極端子與節(jié)點Qoi相連接，其柵極端子與第一時鐘線CKLl或第二時鐘線CKL2相連接。 此外，若i為奇數(shù)，則移位電路SCi的晶體管Tre的柵極端子與第二時鐘線CKL2相連接，若 i為偶數(shù)，則晶體管Tre的柵極端子與第一時鐘線CKLl相連接。下面，說明圖13所示的移位寄存器IOe的動作。圖14是表示同步信號無異常的 情況下的垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號 CK2、柵極導通脈沖信號Gi(i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第 一時鐘信號CKl及第二時鐘信號CK2在一個周期中的“H”(激活)期間都為一個時鐘期間， “L” (不激活)期間都為一個時鐘期間，當CKl和CK2的其中一方下降時，另一方同步地上 升。首先，在圖14的t0，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。在從t0起經(jīng)過一個時鐘期間后的tl，GSP下降(變成不激活)而變成“L”，但由 于SCl的電容C，netAl的電位并不下降，從而SCl的Trb也仍保持導通。因此，CKl的上升 使Gl也被激活而變成“H”。此時，netAl的電位因電容C而被升壓到高于“H”的電位。另 一方面，若通過Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netA2的電位從“L”變 為“H”。因此，SC2的Trb也導通，從而向Qo2輸出CK2。即，G2保持“L”不變。在從tl起經(jīng)過一個時鐘期間后的t2，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netA2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激 活而使Qbl的電位上升，則SCl的Trd導通，netAl與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SCl的Trb截止，不再向Qol輸出CKl。在t2，由于CK2上升，因此SCl的Tre導通， Qol與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，Gl從“H”變?yōu)椤癓”而變成不激活，并維 持不激活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netA2的電位因SC2的電容C 而維持，從而SC2的Trb仍然保持導通。另外，若通過G2的激活使Qf3的電位上升，則SC3 的Tra導通，netA3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb也導通，從而向Qo3輸出CKl0 即，G3保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，由于CKl上升，因此，G3也被激活而變成 “H”。另一方面，若通過G3的激活而使Qb2的電位上升，則SC2的Trd導通，netA2與Vss相 連接，其電位從“H”變?yōu)椤癓”。因此，SC2的Trb截止，不再向Qo2輸出CK2。在t3，由于CKl 上升，因此SC2的Tre導通，Qo2與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，G2從“H”變 為“L”而變成不激活，并 維持不激活的狀態(tài)。此外，在移位寄存器IOe中，在t4 t5及t6 t7，由于CK2變成“H”，因此，SCl 的Tre導通，Qol與Vss相連接，能使Gl再次降低到“L”(所謂的拉至“L”)。同樣，在t5 t6，由于CKl變成“H”，因此，SC2的Tre導通，Qo2與Vss相連接，能夠使G2再次降低到 “L”(拉至 “L”)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netAm的電位因 電容C而被升壓到高于“H”的電位。在從tx起經(jīng)過一個時鐘期間后的ty，由于清零信號CLR被激活而變成“H”，因此， SCm的Trc導通，netAm與Vss相連接，其電位降低到“L”。因此，SCm的Trb截止，不再向 Qom輸出CK2。而且，在ty，由于CKl上升，因此，SCm的Tre導通，Qom與Vss相連接。因此， Gm變成不激活而變?yōu)椤癓”。此外，圖14中，是在ty激活清零信號CLR，但并不限于此。例如，也可以在ty tz期間(包含ty及tz)內(nèi)激活清零信號CLR。由此，在同步信號無異常的情況下，移位寄存器IOe中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一 級的移位電路SCm依次輸出脈沖。圖15是表示同步信號產(chǎn)生異常的情況下的垂直同步信號VSYNC、柵極起始脈沖信 號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號Gi(i = 1 m)、以及清零 信號(CLR)的各波形的時序圖。圖15的tO t3期間內(nèi)的移位寄存器IOb的動作與圖14的相同。此處，如圖15 所示，在tl t2的期間內(nèi)，垂直同步信號VSYNC產(chǎn)生噪聲而使GSP在不希望的定時(t2)被 激活，這時，在t3，清零信號CLR被激活而變成“H”，SC3的Trc導通，netA3與Vss相連接， 其電位從“H”變?yōu)椤癓”。因此，SC3的Trb截止，不再向Qo3輸出CK1，G3維持在“L” (不激 活)。即，從SC3不輸出脈沖，在它之后的SC4、SC5、"-SCm中，Trb也不導通，也不輸出脈 沖。因而，在該垂直掃描期間中，脈沖的輸出到SC2為止，到下一個垂直掃描期間開始(TO) 之前，從各級輸出的柵極導通脈沖信號都維持在“L” (不激活)。這種情況下，在t4 t5及t6 t7，由于CK2也變?yōu)椤癏”，因此，SCl的Tre導通， Qol與Vss相連接，能使Gl再次降低到“L ”(所謂的拉至“L”)。同樣，在t5 t6，由于 CKl變?yōu)椤癏”，因此，SC2的Tre導通，Qo2與Vss相連接，能夠使G2再次降低到“L” (拉至“L”)。 此外，圖15中，是在t3激活清零信號CLR，但并不限于此。也可以在t3 t4(包 含t4和t5)的期間內(nèi)激活清零信號CLR。例如，在t3到t4的期間內(nèi)激活清零信號CLR的 情況下，變成如圖16所示那樣。即，在ta，SC3的Trc導通，netA3與Vss相連接，其電位從 “H”變?yōu)椤癓”。因此，SC3的Trb截止，不再向Qo3輸出CK1，G3維持在“H”(激活)。另外， 在ta, SC4的Trc導通，netA4與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC4的Trb截 止，不再向Qo4輸出CK2，G4維持在“L”(不激活)。在t4，由于CK2上升，因此，SC3的Tre 導通，Qo3與Vss相連接。因此，G3變成不激活而變?yōu)椤癓”。在圖16的情況下，在ta t4的期間內(nèi)，貫通電流按照圖17的箭頭所示的路徑， 從CKLl流向Vss，有可能會對電源電壓造成負擔。因此，要在ta激活清零信號CLR的情況 下，如圖18所示，通過在清零信號CLR變?yōu)椤癏”(激活)的期間內(nèi)使CKl降低到“L”，從而 能夠防止圖17所示那樣的貫通電流。實施方式2圖19中示出本實施方式2所涉及的液晶面板的結(jié)構(gòu)。如圖19所示，本液晶面板 中，在面板的左端設(shè)有移位寄存器IOf，在面板的右端設(shè)有移位寄存器10g。移位寄存器 IOf由多個移位電路SCi (i = 1，3，5丨211+1)級聯(lián)連接而構(gòu)成，移位寄存器IOg由移位電路 SCi (i = 2，4，6…2η)級聯(lián)連接而構(gòu)成。移位電路SCi (i = 1、2、3…2n_2)包括輸入用的節(jié) 點0打、01^、0^1、0 1、0^、以及輸出用的節(jié)點001，移位電路5((211-1)包括輸入用的節(jié)點 Qf(2n-1)、CKA(2n-l)、CKB(2n_l)、CL(2n_l)、以及輸出用的節(jié)點 Qo(2n_l)。另外，移位電路 SC (2η)包括輸入用的節(jié)點Qf (2n)、CKA (2n)、CKB (2η)、CL (2η)、以及輸出用的節(jié)點Qo (2η)。此處，對于移位電路SCl，節(jié)點Qfl與電平移位器(參照圖23)的GSPl的輸出端 ROl相連接，節(jié)點Qbl與移位電路SC3的節(jié)點Qo3相連接，節(jié)點CKAl與提供第一時鐘信號的 第一時鐘線CKLl相連接，節(jié)點CKBl與提供第三時鐘信號的第三時鐘線CKL3相連接，節(jié)點 CLl與提供第一清零信號(CLRl)的第一清零線CLRLl相連接，從節(jié)點Qol輸出柵極導通脈 沖信號(信號線選擇信號)Gl。另外，對于移位電路SC2，節(jié)點Qf2與電平移位器的GSP2的輸出端R02相連接，節(jié) 點Qb2與移位電路SC4的節(jié)點Qo4相連接，節(jié)點CKA2與提供第二時鐘信號的第二時鐘線 CKL2相連接，節(jié)點CKB2與提供第四時鐘信號的第四時鐘線CKL4相連接，節(jié)點CL2與提供第 二清零信號(CLR2)的第二清零線CLRL2相連接，從節(jié)點Qo2輸出柵極導通脈沖信號(信號 線選擇信號)G2。另外，對于移位電路SCi(i = 3 2n-2)，節(jié)點Qfi與移位電路SC(i_2)的節(jié)點 Qo(i-2)相連接，節(jié)點Qbi與移位電路SC(i+2)的節(jié)點Qo(i+2)相連接，若i為奇數(shù)，則節(jié)點 CLi與第一清零線CLRLl相連接，若i為偶數(shù)，則節(jié)點CLi與第二清零線CLRL2相連接。另 夕卜，若i為4的倍數(shù)+1，則節(jié)點CKAi與第一時鐘線CKLl相連接，并且節(jié)點CKBi與第三時 鐘線CKL3相連接，若i為4的倍數(shù)+2，則節(jié)點CKAi與第二時鐘線CKL2相連接，并且節(jié)點 CKBi與第四時鐘線CKL4相連接，若i為4的倍數(shù)+3，則節(jié)點CKAi與第三時鐘線CKLl相連 接，并且節(jié)點CKBi與第一時鐘線CKL3相連接，若i為4的倍數(shù)，則節(jié)點CKAi與第四時鐘線 CKL4相連接，并且節(jié)點CKBi與第二時鐘線CKL2相連接。而且，從節(jié)點Qoi輸出柵極導通脈 沖信號(信號線選擇信號)Gi。
對于移位電路SC(2n-l)，節(jié)點Qf(2n-1)與移位電路SC(2n_3)的節(jié)點Qo(2n_3) 相連接，節(jié)點CKA(2n-l)與第三時鐘線CKL3相連接，節(jié)點CKB(2n-l)與第一時鐘線CKLl相 連接，節(jié)點CL(2n-l)與第一清零線CLRLl相連接，從節(jié)點Qo (2n-l)輸出柵極導通脈沖信號 (信號線選擇信號)G(2n-1)。對于移位電路SC (2η)，節(jié)點Qf (2η)與移位電路SC(2n_2)的節(jié)點Qo (2n_2)相連 接，節(jié)點CKA(2η)與第四時鐘線CKL4相連接，節(jié)點CKB(2n)與第二時鐘線CKL2相連接，節(jié) 點CL(2η)與第二清零線1扎2相連接，從節(jié)點如(211)輸出柵極導通脈沖信號(信號線選 擇信號)G (2η)。圖20 (a)是表示SCi (i = 1 2η-2)的具體結(jié)構(gòu)的電路圖。如圖20 (a)所示，SCi (i =1 2n-2)包含置位用晶體管Tra、輸出用晶體管Trb、清零用晶體管Trc、復位用晶體管 Trd、低電平電位提供用晶體管Tre、以及電容C。晶體管Tra Tre分別是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子 ) 與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trc的漏極端子與Trb的柵極端子相連接，并且Trc的源極端子與低電位側(cè)電源Vss相 連接。另外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電 源Vss相連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低 電位側(cè)電源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfi相連接，Trb的漏極端子與節(jié)點 CKAi相連接，Tre的柵極端子與節(jié)點CKBi相連接，Trc的柵極端子與節(jié)點CLi相連接，Trd 的柵極端子與節(jié)點Qbi相連接，Trb的源極端子與節(jié)點Qoi相連接。此外，將Tra的源極端 子、電容C的第二電極、以及Trb的柵極端子的連接點作為節(jié)點netAi。另外，圖20(b)是表示SCj(j = (2n-l)或2η)的具體結(jié)構(gòu)的電路圖。如圖20(b) 所示，SCj包含置位用晶體管Tra、輸出用晶體管Trb、清零用晶體管Trc、電位提供用晶體管 Tre,以及電容C。晶體管Tra Trc、Tre分別是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trc的漏極端子與Trb的柵極端子相連接，并且Trc的源極端子與低電位側(cè)電源Vss相 連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfj相連接，Trb的漏極端子與節(jié)點CKAj相連 接，Tre的柵極端子與節(jié)點CKBj相連接，Trc的柵極端子與節(jié)點CLj相連接，Trb的源極端 子與節(jié)點Qoj相連接。此外，將Tra的源極端子、電容C的第二電極、以及的柵極端子的連 接點作為節(jié)點netAj。此外，移位電路SCi (i = 1 2n_2)的各節(jié)點(Qfi、Qbi、CKAi、CKBi、CLi、Qoi)、 以及移位電路SCj (j = (2n-l)或2η)的各節(jié)點(Qf j、CKAj、CKBj、CLj、Qoj)的連接目標如 圖19所示。下面，說明圖19所示的移位寄存器10f、10g的動作。圖21是表示同步信號無異 常的情況下的垂直同步信號VSYNC、柵極起始脈沖信號GSP1、GSP2、第一時鐘信號CK1、第二 時鐘信號CK2、第三時鐘信號CK3、第四時鐘信號CK4、柵極導通脈沖信號Gi (i = 1 2η)、 第一清零信號CLR1、以及第二清零信號CLR2的各波形的時序圖。此外，CKl CK4各自在 一個周期中的“H”期間為一個時鐘期間，“L”期間為三個時鐘期間，當CKl下降時，CK2同步上升，當CK2下降時，CK3同步上升，當CK3下降時，CK4同步上升，當CK4下降時，CKl同步 上升。另外，GSP2的上升沿是從GSPl的上升沿起經(jīng)過一個時鐘期間后。首先，在圖21的t0，若通過GSPl的激活而使Qfl的電位上升，則SCl的Tra導通， netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSPl下降而變成“L”，但netAl的電位因SCl 的電容C而維持在“H”，SCl的Trb也保持導通。另外，在tl，若通過GSP2的激活使得Qf2 的電位上升，則SC2的Tra導通，netA2的電位從“L”變?yōu)椤癏”。因此，SC2的Trb也導通， 從而向Qo2輸出CK2。即，G2保持“L”不變。 在從tl起經(jīng)過一個時鐘期間后的t2，由于CKl上升，因此，Gl也被激活而變成 “H”。此時，netAl的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過Gl的激 活使得Qf3的電位上升，則SC3的Tra導通，netA3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb 也導通，從而向Qo3輸出CK3。S卩，G3保持“L”不變。另外，在t2，GSP2下降而變成“L”，但 netA2的電位因SC2的電容C而維持在“H”，SC2的Trb也保持導通。在從t2起經(jīng)過一個時鐘期間后的t3，CKl下降而變成“L”，netAl的電位也變回 “H”，但是由于SCl的Trb仍然導通，因此，持續(xù)向Qol輸出CKl。因而，Gl從“H”變?yōu)椤癓” 而變成不激活，并維持不激活的狀態(tài)。此外，即使Gl變成不激活而變?yōu)椤癓”，但netA3的電 位因SC3的電容C而維持在“H”，從而SC3的Trb保持導通。另外，在t3，由于CK2上升，因 此，G2也被激活而變成“H”。此時，netA2的電位因電容C而被升壓到高于“H”的電位。另 夕卜，在t3，若通過G2的激活使Qf4的電位上升，則SC4的Tra導通，netA4的電位從“L”變 為“H”。因此，SC4的Trb也導通，從而向Qo4輸出CK4。即，G4保持“L”不變。在從t3起經(jīng)過一個時鐘期間后的t4，由于CK3上升，因此，G3也被激活而變成 “H”。此時，netA3的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G3的激 活使Qbl的電位上升，則SCl的Trd導通，netAl與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SCl的Trb截止，不再向Qol輸出CKl。另外，在t4，由于CK3上升，因此SCl的Tre導 通，Qol與Vss相連接，其電位降低到“L”(Gl被拉至“L”)。另外，在t4，CK2下降而變成 “L”，netA2的電位也變回“H”但是由于SC2的Trb仍然導通，因此，持續(xù)向Qo2輸出CK2。 因而，G2從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在從t4起經(jīng)過一個時鐘期間后的t5，由于CK4上升，因此，G4也被激活而變成 “H”。此時，netA4的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G4的激 活使Qb2的電位上升，則SC2的Trd導通，netA2與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC2的Trb截止，不再向Qo2輸出CK2。另外，在t5，由于CK4上升，因此SC2的Tre導 通，Qo2與Vss相連接，其電位降低到“L”(G2被拉至“L”)。另外，在t5，CK3下降而變成 “L”，netA3的電位也變回“H”，但是由于SC3的Trb仍然導通，因此，持續(xù)向Qo3輸出CK3。 因而，G3從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在從t5起經(jīng)過一個時鐘期間后的t6，由于CKl上升，因此，G5也被激活而變成 “H”。此時，netA5的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G5的激 活使Qb3的電位上升，則SC3的Trd導通，netA3與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC3的Trb截止，不再向Qo3輸出CK3。另外，在t6，由于CKl上升，因此SC3的Tre導通，Qo3與Vss相連接，其電位降低到“L”(G3被拉至“L”)。另外，在t6，CK4下降而變成 “L”，netA4的電位也變回“H”，但是由于SC4的Trb仍然導通，因此，持續(xù)向Qo4輸出CK4。 因而，G4從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。 在從t6起經(jīng)過一個時鐘期間后的t7，由于CK2上升，因此，G6也被激活而變成 “H”。此時，netA6的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G6的激 活而使Qb4的電位上升，則SC4的Trd導通，netA4與Vss相連接，其電位從“H”變?yōu)椤癓”。 因此，SC4的Trb截止，不再向Qo4輸出CK4。另外，在t7，由于CK2上升，因此SC4的Tre導 通，Qo4與Vss相連接，其電位降低到“L” (G4被拉至“L”)。而且，在tx，由于CK3上升，因此，G(2n_l)也被激活而變成“H”。此時，netA(2n_l) 的電位因電容C而被升壓到高于“H”的電位。另外，在從tx起經(jīng)過一個時鐘期間后的ty，由于CK4上升，因此，G(2n)也被激活 而變成“H”。此時，netA(2η)的電位因電容C而被升壓到高于“H”的電位。另外，在ty， CK3下降而變成“L”，netA(2n-l)的電位也變回“H”，但是由于SC(2n_l)的Trb仍然導通， 因此，持續(xù)向Qo(2n-l)輸出CK3。因而，G(2n-1)從“H”變?yōu)椤癓”而變成不激活，并維持不 激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，由于第一清零信號CLRl被激活而變成“H”， 因此SC(2n-l)的Trc導通，netA(2n-l)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此， SC(2n-l)的Trb截止，不再向Qo (2n-l)輸出CK3。而且，由于CKl上升，因此SC(2n_l)的 Tre導通，Qo(2n-l)與Vss相連接，其電位降低到“L” (G(2n-1)被拉至“L”)。另外，在tz， CK4下降而變成“L”，netA(2n)的電位也變回“H”，但是由于SC(2η)的Trb仍然導通，因此， 持續(xù)向Qo(2n)輸出CK4。因而，G(2n)從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀 態(tài)。在從ty起經(jīng)過一個時鐘期間后的tw，由于第二清零信號CLR2被激活而變成“H”， 因此SC(2n)的Trc導通，netA(2η)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC(2n)的 Trb截止，不再向Qo (2n)輸出CK4。而且，由于CK2上升，因此SC (2n)的Tre導通，Qo (2n) 與Vss相連接，其電位降低到“L” (G(2n)被拉至“L”)。由此，在同步信號無異常的情況下，在移位寄存器IOf中，來自各移位電路SCi (i =1，3，5···2η-1)的柵極導通脈沖信號Gi依次被激活一定的期間，從第一級的移位電路SCl 到最后一級的移位電路SC(2n-l)依次輸出脈沖Ρ1，Ρ3···Ρ(2η-1)。另外，在移位寄存器IOg 中，來自各移位電路SCUi = 2，4，6···2η)的柵極導通脈沖信號Gi依次被激活一定的期間， 從第一級的移位電路SC2到最后一級的移位電路SC(2n)依次輸出脈沖Pl，P2…P(2n)。圖22是表示同步信號產(chǎn)生異常的情況下的垂直同步信號VSYNC、柵極起始脈沖信 號GSP1、GSP2、第一時鐘信號CK1、第二時鐘信號CK2、第三時鐘信號CK3、第四時鐘信號CK4、 柵極導通脈沖信號Gi (i = 1 2η)、第一清零信號CLRl、以及第二清零信號CLR2的各波形 的時序圖。圖22的tO t3期間內(nèi)的移位寄存器10f、10g的動作與圖21的相同。此處，如 圖22所示，在t2 t3的期間內(nèi)，垂直同步信號VSYNC產(chǎn)生噪聲而使GSPl在不希望的定 時(t3)被激活，使GSP2在不希望的定時(t4)被激活，在這種情況下，在t4，第一清零信 號CLRl被激活而變成“H”，在t5，第二清零信號CLR2被激活而變成“H”。因而，在t4，SC3的Trc導通，netA3與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC3的Trb截止，不再向 Qo3輸出CK3，G3維持在“L”(不激活)。即，從SC3不輸出脈沖，在它之后的SC5、SC7、… SC(2n-l)中，Trb也不導通，也不輸出脈沖。另外，在t4，由于CK3上升，因此SCl的Tre導 通，Qol與Vss相連接，其電位降低到“L” (Gl被拉至“L”)。另外，在t5，SC4的Trc導通，netA4與Vss相連接，其電位從“H”變?yōu)椤癓”。因此， SC4的Trb截止，不再向Qo4輸出CK4，G4維持在“L” (不激活)。S卩，從SC4不輸出脈沖， 在它之后的SC6、SC8、……SC(2n)中，Trb也不導通，也不輸出脈沖。另外，在t5，由于CK4 上升，因此SC2的Tre導通，Qo2與Vss相連接，其電位降低到“L” (G2被拉至“L”)。由此，在該垂直掃描期間中，來自移位寄存器IOf的脈沖輸出到SCl為止，到下一 個垂直掃描期間開始(TO)之前，從各級(SCl、SC3、《"SC(2n-l))輸出的柵極導通脈沖信號 都維持在“L” (不激活)。另外，來自移位寄存器IOg的脈沖輸出到SC2為止，到下一個垂 直掃描期間開始(TO)之前，從各級(SC2、SC4、SC(2n))輸出的柵極導通脈沖信號都維持在 “L，，(不激活)。 由此，根據(jù)實施方式2，由于在同步信號(VSYNC、HSYNC、或DE)產(chǎn)生異常的情況下， 第一清零信號CLRl和第二清零信號CLR2變?yōu)椤癏” (激活)，之后，到下一個垂直掃描期間 開始之前，來自各移位寄存器(IOfUOg)的脈沖輸出停止，因此能夠抑制顯示混亂和對電 源負荷增大。此外，在圖19所示的移位寄存器10f、10g中，也可以將GSPl和GSP2作為公共的柵 極起始脈沖信號。在這種情況下，例如圖21中使GSPl和GSP2分別在t0變?yōu)椤癏”(激活)。 另外，也可以將CLRl和CLR2作為公共的清零信號。在這種情況下，例如圖21中使GLRl和 GLR2分別在tw變?yōu)椤癏”(激活)，在圖22中使GLRl和GLR2分別在t5變?yōu)椤癏” (激活)。此外，上述的說明中對因VSYNC的異常而導致清零信號被激活的情況進行了說 明，當然在HSYNC或DE產(chǎn)生異常的情況下，也會導致清零信號被激活。實施方式3下面，基于圖24 圖36，說明實施方式3。圖24是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。如圖24所示，本液晶顯示裝置101包 括液晶面板103、柵極驅(qū)動器105、源極驅(qū)動器106、定時控制器107、以及數(shù)據(jù)處理電路108。 柵極驅(qū)動器105中設(shè)有移位寄存器110和電平移位器104，利用柵極驅(qū)動器105和定時控制 器107構(gòu)成液晶面板驅(qū)動電路111。此外，本實施方式中，電平移位器104采用包含在柵極 驅(qū)動器105內(nèi)的結(jié)構(gòu)，但也可以設(shè)置在柵極驅(qū)動器105的外部。在本液晶面板103中，設(shè)置有由柵極驅(qū)動器105驅(qū)動的掃描信號線16、由源極驅(qū)動 器106驅(qū)動的數(shù)據(jù)信號線15、像素P、保持電容布線(未圖示)等，并且移位寄存器110形成 為單片。在各像素P中，設(shè)置有與掃描信號線16及數(shù)據(jù)信號線15相連接的晶體管(TFT)、 和與該晶體管相連接的像素電極。此外，為了形成各像素的晶體管或移位寄存器的晶體管， 使用非晶硅或多晶硅(例如CG硅)等。從液晶顯示裝置101的外部向定時控制器107輸入作為同步信號的垂直同步信號 VSYNC、水平同步信號HSYNC、以及數(shù)據(jù)使能信號DE。另外，從液晶顯示裝置101的外部向數(shù) 據(jù)處理電路108輸入視頻數(shù)據(jù)(RGB數(shù)字數(shù)據(jù))。定時控制器107利用各同步信號，生成多 個源時鐘信號(ckl、ck2等)、源清零信號(clr)、源柵極起始脈沖信號(gsp)。而且，源時鐘信號(ckl、ck2等)、源清零信號(clr)、以及源柵極起始脈沖信號(gsp)經(jīng)電平移位器106 進行電平移位，分別成為時鐘信號(CK1、CK2等)、清零信號(CLR)、以及柵極起始脈沖信號 (GSP)。另外，定時控制器107基于所輸入的同步信號(VSYNC、HSYNC、以及DE)，向數(shù)據(jù)處理 電路108輸出控制信號，并且向源極驅(qū)動器106輸出源極定時信號。將時鐘信號(CKA、CKB等)、清零信號(CLR)、以及柵極起始脈沖信號(GSP)輸入到 移位寄存器110。清零信號(CLR)是用于對最后一級進行復位的信號，在最后一級輸出脈沖 后變?yōu)椤癏” (激活)。移位寄存器110使用這些信號(CKA、CKB等、CLR、GSP)，生成柵極導 通脈沖信號，并將其輸出到液晶面板103的掃描信號線。移位寄存器110由生成柵極導通 脈沖信號的移位電路級聯(lián)連接而構(gòu)成，使各級(移位電路)的柵極導通脈沖信號依次激活 一定的期間，從第一級到最后一級依次輸出脈沖(導通脈沖)。然后，在液晶面板103中，利 用該脈沖依次選擇掃描信號線。數(shù)據(jù)處理電路108對視頻數(shù)據(jù)實施預定的處理，基于來自定時控制器107的控制 信號，向源極驅(qū)動器106輸出數(shù)據(jù)信號。源極驅(qū)動器106使用來自數(shù)據(jù)處理電路108的數(shù) 據(jù)信號和來自定時控制器107的源極定時信號，生成信號電位，并將其輸出 到液晶面板103 的數(shù)據(jù)信號線。將該信號電位通過各像素的晶體管寫入到該像素的像素電極。圖25中示出本實施方式所涉及的移位寄存器IlOa的結(jié)構(gòu)。如圖25所示，移位寄 存器IlOa由多個移位電路(單位電路)SC1、SC2、…SCm級聯(lián)連接而構(gòu)成，移位電路SCi (i =1，2，3丨111-1)包括輸入用的節(jié)點Qfi、Qbi、CKAi、以及輸出用的節(jié)點Qoi，移位電路SCm包 括輸入用的節(jié)點Qfm、CKAm, CLm,以及輸出用的節(jié)點Qom。此處，對于移位電路SCl，節(jié)點Qfl與電平移位器(參照圖24)的GSP輸出端RO相 連接，節(jié)點Qbl與移位電路SC2的節(jié)點Qo2相連接，節(jié)點CKAl與提供第一時鐘信號的第一 時鐘線CKLl相連接，從節(jié)點Qol輸出柵極導通脈沖信號(信號線選擇信號)Gl。另外，對于移位電路SCi(i = 2 m-1)，節(jié)點Qfi與移位電路SC(i-l)的節(jié)點 Qo(i-l)相連接，節(jié)點Qbi與移位電路SC(i+l)的節(jié)點Qo(i+l)相連接，若i為奇數(shù)，則節(jié) 點CKAi與第一時鐘線CKLl相連接，若i為偶數(shù)，則節(jié)點CKAi與第二時鐘線CKL2相連接， 從節(jié)點Qoi輸出柵極導通脈沖信號(信號線選擇信號)Gi。而且，對于移位電路SCm，節(jié)點Qfm與移位電路SC (m-Ι)的節(jié)點Q0(m_l)相連接，節(jié) 點CKAm與第二時鐘線CKL2相連接，節(jié)點CLm與上述清零線CLRL相連接，從節(jié)點Qom輸出 柵極導通脈沖信號(信號線選擇信號)Gm。圖26 (a)是表示SCi (i = 1 m_l)的具體結(jié)構(gòu)的電路圖。如圖26 (a)所示，SCi (i =1 m-Ι)包含置位用晶體管Tra、輸出用晶體管Trb、復位用晶體管Trd、以及電容C。各 晶體管是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電源Vss相 連接。而且，Tra的柵極端子與節(jié)點Qfi相連接，Trb的漏極端子與節(jié)點CKAi相連接，Trc 的柵極端子與節(jié)點CLi相連接，Trd的柵極端子與節(jié)點Qbi相連接，Trb的源極端子與節(jié)點 Qoi相連接。此外，將Tra的源極端子、電容C的第二電極、以及Trb的柵極端子的連接點作 為節(jié)點netBi。
另夕卜，圖26(b)是表示SCm的具體結(jié)構(gòu)的電路圖。如圖26(b)所示，SCm包含置位 用晶體管Tra、輸出用晶體管Trb、用于對最后一級進行復位而設(shè)置的清零用晶體管Trc、以 及電容C。各晶體管分別是N溝道晶體管，電容C也可以是寄生電容。此處，Trb的源極端 子與電容C的第一電極相連接，Tra的柵極端子(控制端子)與漏極端子相連接，并且Tra 的源極端子與Trb的柵極端子和電容C的第二電極相連接。另外，Trc的漏極端子與Trb的 柵極端子相連接，并且Trc的源極端子與低電位側(cè)電源Vss相連接。而且，Tra的柵極端子 與節(jié)點Qfm相連接，Trb的漏極端子與節(jié)點CKAm相連接，Trc的柵極端子與節(jié)點CLm相連 接，Trb的源極端子與節(jié)點Qom相連接。此外，將Tra的源極端子、電容C的第二電極、以及 Trb的柵極端子的連接點作為節(jié)點netBm。此外，移位電路SCi (i = 1 m-1)的各節(jié)點(Qfi、Qbi、CKAi、Qoi)、以及移位電路 SCm的各節(jié)點(Qfm、CKAm、CLm、Qom)的連接目標如圖25所示，本移位寄存器IlOa整體的具 體結(jié)構(gòu)如圖27所示。下面，說明圖27所示的移位寄存器IlOa的動作。圖28是表示垂直同步信號 VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號 Gi (i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第一時鐘 信號CKl及第二 時鐘信號CK2在一個周期中“H” (激活)期間都為一個時鐘期間，“L” (不激活)期間都為 三個時鐘期間，當CKl和CK2的其中一方不激活(下降)時，另一方延遲一個時鐘期間而激 活(上升)。但是，這只是第一時鐘信號CKl和第二時鐘信號CK2的一個例子，若有兩個時 鐘信號都變?yōu)椤癓”的期間，則“H”期間和“L”期間可以任意地設(shè)定。首先，在圖28的tO，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netBl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSP下降(使其變成不激活)而變成“L”， 但由于SCl的電容C，netBl的電位維持在“H”，從而使得SCl的Trb也仍保持導通。在從tl起經(jīng)過一個時鐘期間后的t2，由于CKl上升(被激活)，因此，Gl也被激活 而變成“H”。此時，netBl的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過 Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netB2的電位從“L”變?yōu)椤癏”。因此， SC2的Trb也導通，從而向Qo2輸出CK2。即，G2保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，CKl下降而變成“L”，netBl的電位也變回 “H”，但是由于SCl的Trb仍然導通，因此，持續(xù)向Qol輸出CKl0即，Gl從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netB2的電位 因SC2的電容C而維持在“H”，從而SC3的Trb仍保持導通。在從t3起經(jīng)過一個時鐘期間后的t4，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netB2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激 活使Qbl的電位上升，則SCl的Trd導通，netBl與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SCl的Trb截止，不再向Qol輸出CKl。在從t4起經(jīng)過一個時鐘期間后的t5，CK2下降而變成“L”，netB2的電位也變回 “H”，但是由于SC2的Trb仍然導通，因此，持續(xù)向Qo2輸出CK2。即，G2從“H”變?yōu)椤癏”而 變成不激活，并維持不激活的狀態(tài)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netBm的電位因電容C而被升壓到高于“H”的電位。 在從tx起經(jīng)過一個時鐘期間后的ty，CK2下降而變成“L”，netBm的電位也變回 “H”，但是由于SCm的Trb仍然導通，因此，持續(xù)向Qom輸出CK2。即，Gm從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，CK2維持在“L”，但由于清零信號CLR被激 活而變成“H”，因此，SCm的Trc導通，netBm與Vss相連接，其電位從“H”變?yōu)椤癓”。因此， SCm的Trb截止，不再向Qom輸出CK2。此外，圖28中，是在tz (從Gm下降起經(jīng)過一個時鐘期間后)激活清零信號CLR，但 并不限于此。例如，也可以在ty tz期間(不包含ty)內(nèi)激活清零信號CLR。但是，在ty 不激活清零信號CLR。這是由于，這樣能使Gm維持“H”(激活)的狀態(tài)。由此，在移位寄存器IlOa中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信 號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一級的移位電路SCm依次輸 出脈沖Pl Pm。而且，由于最后一級(單位電路SCm)利用清零信號進行復位，因此，能夠 省略現(xiàn)有那樣的虛擬級(虛擬移位電路)，能夠縮小電路面積。此外，也能夠?qū)D27的移位寄存器IlOa構(gòu)成為如圖29所示那樣的移位寄存器 110b。移位寄存器IlOb中，在移位寄存器IlOa的結(jié)構(gòu)的基礎(chǔ)上，還在最后一級的移位電路 SCm設(shè)有N溝道的低電平電位提供用晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源 相連接，其漏極端子與節(jié)點Qom相連接，其柵極端子與節(jié)點CLm相連接。若采用移位寄存器IlOb的結(jié)構(gòu)，則可以通過清零信號CLR的激活來使Gm下降。因 而，如圖30所示，在ty，能夠與Gm的下降(變成不激活)同步地激活清零信號CLR。此外，也能夠?qū)D27的移位寄存器IlOa構(gòu)成為如圖31所示那樣的移位寄存器 110c。移位寄存器IlOc中，在移位寄存器IlOa的結(jié)構(gòu)的基礎(chǔ)上，還在移位電路SCi (i = 1 m-1)設(shè)有N溝道的低電平電位提供用晶體管Tre。晶體管Tre的源極端子與低電位側(cè) 電源相連接，其漏極端子與節(jié)點Qoi相連接，其柵極端子與節(jié)點Qbi相連接。下面，說明圖31所示的移位寄存器IlOc的動作。圖32是表示垂直同步信號 VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號 Gi (i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第一時鐘信號CKl及第二 時鐘信號CK2在一個周期中的“H” (激活)期間都為一個時鐘期間，“L” (不激活)期間都 為一個時鐘期間，當CKl和CK2的其中一方下降時，另一方同步地上升。首先，在圖32的t0，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netBl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSP下降(變成不激活)而變成“L”，但由 于SCl的電容C，netBl的電位并不下降，從而SCl的Trb也仍保持導通。S卩，CKl的上升使 Gl也被激活而變成“H”。此時，netBl的電位因電容C而被升壓到高于“H”的電位。另一 方面，若通過Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netB2的電位從“L”變?yōu)?“H”。因此，SC2的Trb也導通，不再向Qo2輸出CK2，G2維持在“L”。在從tl起經(jīng)過一個時鐘期間后的t2，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netB2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激活使Qbl的電位上升，則SCl的Trd導通，netBl與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SCl的Trb截止，不再向Qol輸出CKl。另外，若通過G2的激活而使Qbl的電位上升， 則SCl的Tre導通，Qol與Vss相連接，其電位從“H”變?yōu)椤癓”。即，Gl從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netB2的電位 因SC2的電容C而維持，從而SC2的Trb仍然保持導通。另外，若通過G2的激活使Qf3的 電位上升，則SC3的Tra導通，netB3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb也導通，從 而向Qo3輸出CK1。即，G3保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，由于CKl上升，因此，G3也被激活而變成 “H”。另一方面，若通過G3的激活使Qb2的電位上升，則SC2的Trd導通，netB2與Vss相 連接，其電位從“H”變?yōu)椤癓”。因此，SC2的Trb截止，不再向Qo2輸出CK2。另外，若通過 G3的激活而使Qb2的電位上升，則SC2的Tre導通，Qo2與Vss相連接，其電位從“H”變?yōu)?“L”。S卩，G2從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netBm的電位因 電容C而被升壓到高于“H”的電位。
在從tx起經(jīng)過一個時鐘期間后的ty，CK2下降而變成“L”，netBm的電位也變回 “H”，但是由于SCm的Trb仍然導通，因此，持續(xù)向Qom輸出CK2。即，Gm從“H”變?yōu)椤癓”而 變成不激活，并維持不激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，由于清零信號CLR被激活而變成“H”，因此， SCm的Trc導通，netBm與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SCm的Trb截止，不再 向Qom輸出CK2。此外，圖32中，是在tz (從Gm下降起經(jīng)過一個時鐘期間后)激活清零信號CLR，但 并不限于此。例如，也可以在ty tz期間(不包含ty)內(nèi)激活清零信號CLR。但是，在ty 不激活清零信號CLR。這是由于，這樣能使Gm維持“H”(激活)的狀態(tài)。由此，在移位寄存器IlOb中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信 號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一級的移位電路SCm依次輸 出脈沖。此外，也能夠?qū)D31的移位寄存器IlOc構(gòu)成為如圖33所示那樣的移位寄存器 IlOd0移位寄存器IlOd中，在移位寄存器IlOc的結(jié)構(gòu)的基礎(chǔ)上，還在最后一級的移位電路 SCm設(shè)有N溝道的晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源相連接，其漏極端子 與節(jié)點Qom相連接，其柵極端子與節(jié)點CLm相連接。若采用移位寄存器IlOd的結(jié)構(gòu)，則可以通過清零信號CLR的激活來使Gm下降。因 而，如圖34所示，在ty，能夠與Gm的下降(變成不激活)同步地激活清零信號CLR。此外，也能夠?qū)D27的移位寄存器IlOa構(gòu)成為如圖35所示那樣的移位寄存器 IlOe0移位寄存器IlOe中，在移位寄存器IlOa的結(jié)構(gòu)的基礎(chǔ)上，還在移位電路Sci (i = 1 m)設(shè)有N溝道的晶體管Tre。晶體管Tre的源極端子與低電位側(cè)電源相連接，其漏極 端子與節(jié)點Qoi相連接，其柵極端子與第一時鐘線CKLl或第二時鐘線CKL2相連接。此外， 若i為奇數(shù)，則移位電路SCi的晶體管Tre的柵極端子與第二時鐘線CKL2相連接，若i為 偶數(shù)，則晶體管Tre的柵極端子與第一時鐘線CKLl相連接。下面，說明圖35所示的移位寄存器IlOe的動作。圖36是表示垂直同步信號VSYNC、柵極起始脈沖信號GSP、第一時鐘信號CK1、第二時鐘信號CK2、柵極導通脈沖信號 Gi (i = 1 m)、以及清零信號(CLR)的各波形的時序圖。此外，第一時鐘信號CKl及第二 時鐘信號CK2在一個周期中的“H” (激活)期間都為一個時鐘期間，“L” (不激活)期間都 為一個時鐘期間，當CKl和CK2的其中一方下降時，另一方同步地上升。 首先，在圖36的t0，若通過GSP的激活而使Qfl的電位上升，則SCl的Tra導通， netBl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。在從tO起經(jīng)過一個時鐘期間后的tl，GSP下降(變成不激活)而變成“L”，但由 于SCl的電容C，netBl的電位并不下降，從而SCl的Trb也仍保持導通。因此，CKl的上升 使Gl也被激活而變成“H”。此時，netBl的電位因電容C而被升壓到高于“H”的電位。另 一方面，若通過Gl的激活而使Qf2的電位上升，則SC2的Tra導通，netB2的電位從“L”變 為“H”。因此，SC2的Trb也導通，從而向Qo2輸出CK2。即，G2保持“L”不變。在從tl起經(jīng)過一個時鐘期間后的t2，由于CK2上升，因此，G2也被激活而變成 “H”。此時，netB2的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G2的激 活使Qbl的電位上升，則SCl的Trd導通，netBl與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SCl的Trb截止，不再向Qol輸出CK1。在t2，由于CK2上升，因此SCl的Tre導通，Qol 與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，Gl從“H”變?yōu)椤癓”而變成不激活，并維持不激 活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netB2的電位因SC2的電容C而維持， 從而SC2的Trb仍然保持導通。另外，若通過G2的激活使Qf3的電位上升，則SC3的Tra 導通，netB3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb也導通，從而向Qo3輸出CKl。即， G3保持“L”不變。在從t2起經(jīng)過一個時鐘期間后的t3，由于CKl上升，因此，G3也被激活而變成 “H”。另一方面，若通過G3的激活使Qb2的電位上升，則SC2的Trd導通，netB2與Vss相連 接，其電位從“H”變?yōu)椤癓”。因此，SC2的Trb截止，不再向Qo2輸出CK2。在t3，由于CKl 上升，因此SC2的Tre導通，Qo2與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，G2從“H”變 為“L”而變成不激活，并維持不激活的狀態(tài)。此外，在移位寄存器IlOe中，在t4 t5及t6 t7，由于CK2變成“H”，因此， SCl的Tre導通，Qol與Vss相連接，能使Gl再次降低到“L” (所謂的拉至“L”)。同樣，在 t5 t6，由于CKl變?yōu)椤癏”，因此，SC2的Tre導通，Qo2與Vss相連接，能夠使G2再次降低 到 “L”(拉至 “L，，)。而且，在tx，由于CK2上升，因此，Gm也被激活而變成“H”。此時，netBm的電位因 電容C而被升壓到高于“H”的電位。在從tx起經(jīng)過一個時鐘期間后的ty，由于清零信號CLR被激活而變成“H”，因此， SCm的Trc導通，netBm與Vss相連接，其電位降低到“L”。因此，SCm的Trb截止，不再向 Qom輸出CK2。而且，在ty，由于CKl上升，因此，SCm的Tre導通，Qom與Vss相連接。因此， Gm變成不激活而變?yōu)椤癓”。此外，圖36中，是在ty激活清零信號CLR，但并不限于此。例如，也可以在ty tz期間(包含ty及tz)內(nèi)激活清零信號CLR。由此，在移位寄存器IlOe中，來自各移位電路SCi (i = 1 m)的柵極導通脈沖信 號Gi依次被激活一定的期間，從第一級的移位電路SCl到最后一級的移位電路SCm依次輸出脈沖。而且，由于最后一級(單位電路SCm)利用清零信號進行復位，因此，能夠省略現(xiàn)有 那樣的虛擬級(虛擬移位電路)，能夠縮小電路面積。實施方式4下面，基于圖37 圖39，說明實施方式4。圖37中示出本實施方式所涉及的液晶 面板的結(jié)構(gòu)。如圖37所示，本液晶面板中，在面板的左端設(shè)有移位寄存器110f，在面板的右 端設(shè)有移位寄存器110g。移位寄存器IlOf由多個移位電路SCi (i = 1，3，5丨211+1)級聯(lián)連 接而構(gòu)成，移位寄存器IlOg由移位電路SCi (i = 2，4，6···2η)級聯(lián)連接而構(gòu)成。移位電路 SCi (i = 1，2，3-2η_2)包括輸入用的節(jié)點Qfi、Qbi、CKAi、CKBi、以及輸出用的節(jié)點Qoi，移 位電路 SC(2n-l)包括輸入用的節(jié)點 Qf (2n-l)、CKA(2n_l)、CKB(2n_l)、CL(2n_l)、以及輸出 用的節(jié)點Qo (2n-l)。另外，移位電路SC (2η)包括輸入用的節(jié)點Qf (2n)、CKA (2n)、CKB (2η)、 CL (2n)、以及輸出用的節(jié)點Qo (2η)。
此處，對于移位電路SC1，節(jié)點Qfl與電平移位器的GSPl的輸出端ROl相連接，節(jié) 點Qbl與移位電路SC3的節(jié)點Qo3相連接，節(jié)點CKAl與提供第一時鐘信號的第一時鐘線 CKLl相連接，節(jié)點CKBl與提供第三時鐘信號的第三時鐘線CKL3相連接，從節(jié)點Qol輸出柵 極導通脈沖信號(信號線選擇信號)Gl。另外，對于移位電路SC2，節(jié)點Qf2與電平移位器的GSP2的輸出端R02相連接，節(jié) 點Qb2與移位電路SC4的節(jié)點Qo4相連接，節(jié)點CKA2與提供第二時鐘信號的第二時鐘線 CKL2相連接，節(jié)點CKB2與提供第四時鐘信號的第四時鐘線CKL4相連接，從節(jié)點Qo2輸出柵 極導通脈沖信號(信號線選擇信號)G2。另外，對于移位電路SCi (i = 3 2n-2)，節(jié)點Qfi與移位電路SC(i_2)的節(jié)點 Qo(i-2)相連接，節(jié)點Qbi與移位電路SC(i+2)的節(jié)點Qo(i+2)相連接。另外，若i為4的 倍數(shù)+1，則節(jié)點CKAi與第一時鐘線CKLl相連接，并且節(jié)點CKBi與第三時鐘線CKL3相連 接，若i為4的倍數(shù)+2，則節(jié)點CKAi與第二時鐘線CKL2相連接，并且節(jié)點CKBi與第四時鐘 線CKL4相連接，若i為4的倍數(shù)+3，則節(jié)點CKAi與第三時鐘線CKLl相連接，并且節(jié)點CKBi 與第一時鐘線CKL3相連接，若i為4的倍數(shù)，則節(jié)點CKAi與第四時鐘線CKL4相連接，并且 節(jié)點CKBi與第二時鐘線CKL2相連接。而且，從節(jié)點Qoi輸出柵極導通脈沖信號(信號線 選擇信號)Gi。對于移位電路SC(2n-l)，節(jié)點Qf (2n_l)與移位電路SC(2n_3)的節(jié)點Qo (2n_3) 相連接，節(jié)點CKA(2n-l)與第三時鐘線CKL3相連接，節(jié)點CKB(2n-l)與第一時鐘線CKLl相 連接，節(jié)點CL(2n-l)與第一清零線CLRLl相連接，從節(jié)點Qo (2n-l)輸出柵極導通脈沖信號 (信號線選擇信號)G(2n-1)。對于移位電路SC (2η)，節(jié)點Qf (2η)與移位電路SC(2n_2)的節(jié)點Qo (2n_2)相連 接，節(jié)點CKA(2η)與第四時鐘線CKL4相連接，節(jié)點CKB(2n)與第二時鐘線CKL2相連接，節(jié) 點CL(2η)與第二清零線1扎2相連接，從節(jié)點如(211)輸出柵極導通脈沖信號(信號線選 擇信號)G (2η)。圖38 (a)是表示SCi (i = 1 2η-2)的具體結(jié)構(gòu)的電路圖。如圖38 (a)所示，SCi (i =1 2n-2)包含置位用晶體管Tra、輸出用晶體管Trb、復位用晶體管Trd、低電平電位提 供用晶體管Tre、以及電容C。各晶體管是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子)與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電源Vss相 連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfi相連接，Trb的漏極端子與節(jié)點CKAi相連 接，Tre的柵極端子與節(jié)點CKBi相連接，Trc的柵極端子與節(jié)點CLi相連接，Trd的柵極端 子與節(jié)點Qbi相連接，Trb的源極端子與節(jié)點Qoi相連接。此外，將Tra的源極端子、電容C 的第二電極、以及Trb的柵極端子的連接點作為節(jié)點netBi。另外，圖38(b)是表示SCj(j = (2n-l)或2η)的具體結(jié)構(gòu)的電路圖。如圖38(b) 所示，SCj包含置位用晶體管Tra、輸出用晶體管Trb、用于對最后一級進行復位而設(shè)置的清 零用晶體管Trc、低電平電位提供用晶體管Tre、以及電容C。各晶體管是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子 ) 與漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trc的漏極端子與Trb的柵極端子相連接，并且Trc的源極端子與低電位側(cè)電源Vss相 連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的柵極端子與節(jié)點Qfj相連接，Trb的漏極端子與節(jié)點CKAj相連 接，Tre的柵極端子與節(jié)點CKBj相連接，Trc的柵極端子與節(jié)點CLj相連接，Trb的源極端 子與節(jié)點Qoj相連接。此外，將Tra的源極端子、電容C的第二電極、以及Trb的柵極端子 的連接點作為節(jié)點netBj。此外，移位電路SCi (i = 1 2n-2)的各節(jié)點(Qfi、Qbi、CKAi、CKBi、Qoi)及移位 電路SCj (j = (2n-l)或2η)的各節(jié)點(Qfj、CKAj、CKBj、CLj、Qoj)的連接目標如圖37所
7J\ ο下面，說明圖37所示的移位寄存器IlOfUlOg的動作。圖39是表示垂直同步信 號VSYNC、柵極起始脈沖信號GSP1、GSP2、第一時鐘信號CK1、第二時鐘信號CK2、第三時鐘信 號CK3、第四時鐘信號CK4、柵極導通脈沖信號Gi(i = 1 2η)、第一清零信號CLR1、以及第 二清零信號CLR2的各波形的時序圖。此外，CKl CK4各自在一個周期中的“H”期間為一 個時鐘期間，“L”期間為三個時鐘期間，當CKl下降時，CK2同步上升，當CK2下降時，CK3同 步上升，當CK3下降時，CK4同步上升，當CK4下降時，CKl同步上升。另外，GSP2的上升沿 是從GSPl的上升沿起經(jīng)過一個時鐘期間后。首先，在圖39的tO，若通過GSPl的激活而使Qfl的電位上升，則SCl的Tra導通， netBl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導通，從而向Qol輸出CKl。即，Gl保持 “L”不變。在從tO起經(jīng)過一個時鐘期間后的tl，GSPl下降而變成“L”，但netBl的電位因SCl 的電容C而維持在“H”，SCl的Trb也保持導通。另外，在tl，若通過GSP2的激活使得Qf2 的電位上升，則SC2的Tra導通，netB2的電位從“L”變?yōu)椤癏”。因此，SC2的Trb也導通， 從而向Qo2輸出CK2。即，G2保持“L”不變。在從tl起經(jīng)過一個時鐘期間后的t2，由于CKl上升，因此，Gl也被激活而變成 “H”。此時，netBl的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過Gl的激 活而使Qf3的電位上升，則SC3的Tra導通，netB3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb 也導通，從而向Qo3輸出CK3。S卩，G3保持“L”不變。另外，在t2，GSP2下降而變成“L”，但netB2的電位因SC2的電容C而維持在“H”，從而SC2的Trb也保持導通。在從t2起經(jīng)過一個時鐘期間后的t3，CKl下降而變成“L”，netBl的電位也變回 “H”，但是由于SCl的Trb仍然導通，因此，持續(xù)向Qol輸出CKl。因而，Gl從“H”變?yōu)椤癓” 而變成不激活，并維持不激活的狀態(tài)。此外，即使Gl變成不激活而變成“L”，但netB3的電 位因SC3的電容C而維持在“H”，從而SC3的Trb仍保持導通。另外，在t3，由于CK2上升， 因此，G2也被激活而變成“H”。此時，netB2的電位因電容C而被升壓到高于“H”的電位。 另外，在t3，若通過G2的激活使Qf4的電位上升，則SC4的Tra導通，netB4的電位從“L” 變?yōu)椤癏”。因此，SC4的Trb也導通，從而向Qo4輸出CK4。即，G4保持“L”不變。 在從t3起經(jīng)過一個時鐘期間后的t4，由于CK3上升，因此，G3也被激活而變成 “H”。此時，netB3的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G3的激 活使Qbl的電位上升，則SCl的Trd導通，netBl與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SCl的Trb截止，不再向Qol輸出CKl。另外，在t4，由于CK3上升，因此SCl的Tre導 通，Qol與Vss相連接，其電位降低到“L” (Gl被拉至“L”)。另外，在t4，CK2下降而變成 “L”，netB2的電位也變回“H”，但是由于SC2的Trb仍然導通，因此，持續(xù)向Qo2輸出CK2。 因而，G2從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在從t4起經(jīng)過一個時鐘期間后的t5，由于CK4上升，因此，G4也被激活而變成 “H”。此時，netB4的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G4的激 活使Qb2的電位上升，則SC2的Trd導通，netB2與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC2的Trb截止，不再向Qo2輸出CK2。另外，在t5，由于CK4上升，因此SC2的Tre導 通，Qo2與Vss相連接，其電位降低到“L”(G2被拉至“L”)。另外，在t5，CK3下降而變成 “L”，netB3的電位也變回“H”，但是由于SC3的Trb仍然導通，因此，持續(xù)向Qo3輸出CK3。 因而，G3從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在從t5起經(jīng)過一個時鐘期間后的t6，由于CKl上升，因此，G5也被激活而變成 “H”。此時，netB5的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G5的激 活使Qb3的電位上升，則SC3的Trd導通，netB3與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC3的Trb截止，不再向Qo3輸出CK3。另外，在t6，由于CKl上升，因此SC3的Tre導 通，Qo3與Vss相連接，其電位降低到“L”(G3被拉至“L”)。另外，在t6，CK4下降而變成 “L”，netB4的電位也變回“H”，但是由于SC4的Trb仍然導通，因此，持續(xù)向Qo4輸出CK4。 因而，G4從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀態(tài)。在從t6起經(jīng)過一個時鐘期間后的t7，由于CK2上升，因此，G6也被激活而變成 “H”。此時，netB6的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G6的激 活使Qb4的電位上升，則SC4的Trd導通，netB4與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC4的Trb截止，不再向Qo4輸出CK4。另外，在t7，由于CK2上升，因此SC4的Tre導 通，Qo4與Vss相連接，其電位降低到“L” (G4被拉至“L”)。而且，在tx，由于CK3上升，因此，G(2n_l)也被激活而變成“H”。此時，netB (2n_l) 的電位因電容C而被升壓到高于“H”的電位。另外，在從tx起經(jīng)過一個時鐘期間后的ty，由于CK4上升，因此，G(2η)也被激活 而變成“H”。此時，netB(2n)的電位因電容C而被升壓到高于“H”的電位。另外，在ty， CK3下降而變成“L”，netB(2n-l)的電位也變回“H”，但是由于SC(2n_l)的Trb仍然導通，因此，持續(xù)向Qo(2n-l)輸出CK3。因而，G(2n-1)從“H”變?yōu)椤癓”而變成不激活，并維持不 激活的狀態(tài)。在從ty起經(jīng)過一個時鐘期間后的tz，由于第一清零信號CLRl被激活而變成“H”， 因此SC(2n-l)的Trc導通，netB(2n-l)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此， SC(2n-l)的Trb截止，不再向Qo (2n-l)輸出CK3。而且，由于CKl上升，因此SC(2n_l)的 Tre導通，Qo(2n-l)與Vss相連接，其電位降低到“L”(G(2n_l)被拉至“L”)。另外，在tz， CK4下降而變成“L”，netB(2n)的電位也變回“H”，但是由于SC(2η)的Trb仍然導通，因此， 持續(xù)向Qo(2n)輸出CK4。因而，G(2n)從“H”變?yōu)椤癓”而變成不激活，并維持不激活的狀 態(tài)。在從ty起經(jīng)過一個時鐘期間后的tw，由于第二清零信號CLR2被激活而變成“H”， 因此SC(2n)的Trc導通，netB(2n)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC(2n)的 Trb截止，不再向Qo (2n)輸出CK4。而且，由于CK2上升，因此SC (2n)的Tre導通，Qo (2n) 與Vss相連接，其電位降低到“L” (G(2n)被拉至“L”)。由此，在同步信號無異常的情況下，在移位寄存器IlOf中，來自各移位電路SCi (i =1，3，5···2η-1)的柵極導通脈沖信號Gi依次被激活一定的期間，從第一級的移位電路SCl 到最后一級的移位電路SC(2n-l)依次輸出脈沖Ρ1，Ρ3···Ρ(2η-1)。另外，在移位寄存器IlOg 中，來自各移位電路SCUi = 2，4，6···2η)的柵極導通脈沖信號Gi依次被激活一定的期間， 從第一級的移位電路SC2到最后一級的移位電路SC(2n)依次輸出脈沖P1，P2…P(2n)。而 且，由于各移位寄存器IlOfUlOg的最后一級(單位電路5((211-1)、5((211))利用清零信號 進行復位，因此，能夠省略現(xiàn)有那樣的虛擬級(虛擬移位電路)，能夠縮小電路面積。此外，在圖37所示的移位寄存器IlOfUlOg中，也可以將GSPl和GSP2作為公共 的柵極起始脈沖信號。在這種情況下，例如圖39中使GSPl和GSP2分別在tO變?yōu)椤癏”(激 活)。另外，也可以將CLRl和CLR2作為公共的清零信號。在這種情況下，例如圖39中使 CLRl和CLR2分別在tw變?yōu)椤癏” (激活)。本發(fā)明并不限于上述實施方式，基于技術(shù)常識對上述實施方式進行適當變更或?qū)?其組合而得到的方式也包括在本發(fā)明的實施方式內(nèi)。產(chǎn)業(yè)上的實用性本顯示面板驅(qū)動電路及移位寄存器適用于液晶顯示裝置。
權(quán)利要求
一種顯示面板驅(qū)動電路，包括移位寄存器，該移位寄存器由輸出信號線選擇信號的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而形成的脈沖，所述顯示面板驅(qū)動電路從外部輸入同步信號，其特征在于，向所述單位電路輸入時鐘信號、起始脈沖信號或由其它級生成的信號線選擇信號、以及清零信號，該清零信號至少在同步信號有異常的情況下被激活，之后到下一個垂直掃描期間開始之前，都不從所述移位寄存器輸出脈沖。
2.如權(quán)利要求1所述的顯示面板驅(qū)動電路，其特征在于， 基于所述同步信號，生成時鐘信號、起始脈沖信號、以及清零信號。
3.如權(quán)利要求1或2所述的顯示面板驅(qū)動電路，其特征在于，所述同步信號中至少包含垂直同步信號、水平同步信號、以及數(shù)據(jù)使能信號的其中一 個信號。
4.如權(quán)利要求1至3的任一項所述的顯示面板驅(qū)動電路，其特征在于，不管同步信號是否有異常，都在最后一級的脈沖輸出后激活所述清零信號，從而使最 后一級輸出的信號線選擇信號維持不激活的狀態(tài)。
5.如權(quán)利要求1至4的任一項所述的顯示面板驅(qū)動電路，其特征在于，成為最后一級以外的級的單位電路包括置位用晶體管、輸出用晶體管、復位用晶體管、 清零用晶體管、以及電容，在該單位電路中，向置位用晶體管的控制端子輸入起始脈沖信號或前一級的信號線選擇信號， 向復位用晶體管的控制端子輸入后一級的信號線選擇信號， 向清零用晶體管的控制端子輸入清零信號， 向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與 第一導通端子相連接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，復位用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且復位用晶體管 的第二導通端子與恒壓源相連接，清零用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且清零用晶體管 的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。
6.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于， 成為最后一級以外的級的單位電路還包括電位提供用晶體管，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端子相連接，并且電位 提供用晶體管的第二導通端子與恒壓源相連接，向電位提供用晶體管的控制端子輸入后一級的信號線選擇信號。
7.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于， 成為最后一級以外的級的單位電路還包括電位提供用晶體管，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端子相連接，并且電位提供用晶體管的第二導通端子與恒壓源相連接，向電位提供用晶體管的控制端子輸入與所述時鐘信號不相同的時鐘信號。
8.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于，成為最后一級的單位電路包括置位用晶體管、輸出用晶體管、清零用晶體管、以及電 容，在該單位電路中，向置位用晶體管的控制端子輸入前一級的信號線選擇信號， 向清零用晶體管的控制端子輸入清零信號， 向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與 第一導通端子相連接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，清零用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且清零用晶體管 的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。
9.如權(quán)利要求8所述的顯示面板驅(qū)動電路，其特征在于， 成為最后一級的單位電路還包括電位提供用晶體管， 向電位提供用晶體管的控制端子輸入所述清零信號，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端子相連接，并且電位 提供用晶體管的第二導通端子與恒壓源相連接。
10.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于，所述清零信號在來自各級的信號線選擇信號變成不激活的定時或未被激活的定時被 激活。
11.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于，向所述移位寄存器提供彼此相位不同的多個時鐘信號，將這些時鐘信號分別輸入到不 同的單位電路的輸出用晶體管。
12.如權(quán)利要求11所述的顯示面板驅(qū)動電路，其特征在于， 所述多個時鐘信號各自的不激活期間有一部分重疊。
13.如權(quán)利要求11所述的顯示面板驅(qū)動電路，其特征在于， 所述多個時鐘信號中包含相位相差半個周期的兩個時鐘信號。
14.如權(quán)利要求11所述的顯示面板驅(qū)動電路，其特征在于，在清零信號被激活的期間內(nèi)，所述多個時鐘信號的至少一個時鐘信號不被激活。
15.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于，置位用晶體管、輸出用晶體管、復位用晶體管、以及清零用晶體管分別為N溝道晶體管。
16.如權(quán)利要求6或7所述的顯示面板驅(qū)動電路，其特征在于，置位用晶體管、輸出用晶體管、復位用晶體管、清零用晶體管、以及電位提供用晶體管 分別為N溝道晶體管。
17.如權(quán)利要求15所述的顯示面板驅(qū)動電路，其特征在于，所述各晶體管的第一導通端子為漏極端子，第二導通端子為源極端子。
18.如權(quán)利要求5所述的顯示面板驅(qū)動電路，其特征在于，所述各晶體管的第一導通端子為源極端子，第二導通端子為漏極端子。
19.如權(quán)利要求1所述的顯示面板驅(qū)動電路，其特征在于，包括定時控制器，該定時控制器利用所述同步信號，生成所述時鐘信號、起始脈沖信 號、以及清零信號。
20.如權(quán)利要求1所述的顯示面板驅(qū)動電路，其特征在于，包括檢測所述同步信號的異常的異常檢測電路，基于該檢測結(jié)果，生成所述清零信號。
21.一種液晶顯示裝置，其特征在于，包括權(quán)利要求1所述的顯示面板驅(qū)動電路和液晶面板。
22.如權(quán)利要求21所述的液晶顯示裝置，其特征在于， 所述移位寄存器在液晶面板中形成為單片。
23.如權(quán)利要求22所述的液晶顯示裝置，其特征在于， 所述液晶面板使用非晶硅來形成。
24.如權(quán)利要求22所述的液晶顯示裝置，其特征在于， 所述液晶面板使用多晶硅來形成。
25.一種移位寄存器，設(shè)置于輸入同步信號的顯示面板驅(qū)動電路，由生成信號線選擇信號的單位電路級聯(lián)連 接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而形 成的脈沖，其特征在于，向所述單位電路輸入時鐘信號、起始脈沖信號或由其它級生成的信號線選擇信號、以及清零信號，該清零信號至少在同步信號有異常的情況下被激活，之后到下一個垂直掃描期間開始 之前，都不輸出脈沖。
26.一種液晶面板，其特征在于，如權(quán)利要求25所述的移位寄存器形成為單片。
27.—種顯示裝置的驅(qū)動方法，用于驅(qū)動顯示裝置，該顯示裝置包括移位寄存器，該移位寄存器由生成信號線選擇信 號的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號 激活一定的期間而形成的脈沖，所述顯示裝置有同步信號輸入，其特征在于，向所述單位電路輸入時鐘信號、起始脈沖信號或由其它級生成的信號線選擇信號、以 及清零信號，該清零信號至少在同步信號有異常的情況下被激活，之后到下一個垂直掃描期間開始 之前，都不使所述移位寄存器輸出脈沖。
28.—種顯示面板驅(qū)動電路，包括移位寄存器，該移位寄存器由輸出信號線選擇信號的單位電路級聯(lián)連接而構(gòu)成， 并且從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而形成的脈沖， 其特征在于，向成為最后一級的單位電路輸入由其它級生成的信號線選擇信號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號，從而使來自最后一級的信號線選擇信 號維持不激活的狀態(tài)。
29.如權(quán)利要求28所述的顯示面板驅(qū)動電路，其特征在于，成為除了最后一級以外的級的單位電路包括置位用晶體管、輸出用晶體管、復位用晶 體管、以及電容，在該單位電路中，向置位用晶體管的控制端子輸入起始脈沖信號或前一級的信號線選擇信號， 向復位用晶體管的控制端子輸入后一級的信號線選擇信號， 向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與 第一導通端子相連接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，復位用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且復位用晶體管 的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。
30.如權(quán)利要求28所述的顯示面板驅(qū)動電路，其特征在于，成為最后一級的單位電路包括置位用晶體管、輸出用晶體管、清零用晶體管、以及電 容，在該單位電路中，向置位用晶體管的控制端子輸入前一級的信號線選擇信號， 向清零用晶體管的控制端子輸入清零信號， 向輸出用晶體管的第一導通端子輸入時鐘信號，輸出用晶體管的第二導通端子與電容的第一電極相連接，置位用晶體管的控制端子與 第一導通端子相連接，并且置位用晶體管的第二導通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，清零用晶體管的第一導通端子與輸出用晶體管的控制端子相連接，并且清零用晶體管 的第二導通端子與恒壓源相連接，輸出用晶體管的第二導通端子成為輸出端子。
31.如權(quán)利要求30所述的顯示面板驅(qū)動電路，其特征在于， 成為最后一級的單位電路還包括電位提供用晶體管，向電位提供用晶體管的控制端子輸入所述清零信號，電位提供用晶體管的第一導通端子與輸出用晶體管的第二導通端子相連接，并且電位 提供用晶體管的第二導通端子與恒壓源相連接。
32.一種顯示面板驅(qū)動電路，包括移位寄存器，該移位寄存器由利用所輸入的時鐘信號而輸出脈沖的單位電路級聯(lián) 連接而構(gòu)成，并且從各級依次輸出脈沖，在各單位電路的所述時鐘信號的輸入端子與輸出 端子之間，具有輸出用晶體管，所述顯示面板驅(qū)動電路從外部輸入同步信號，其特征在于，生成清零信號并輸入到各單位電路，該清零信號至少在所述同步信號有異常的情況下 被激活，當所述清零信號被激活時，之后到下一個垂直掃描期間開始之前，各單位電路的輸出 用晶體管都截止。
33.如權(quán)利要求32所述的顯示面板驅(qū)動電路，其特征在于，不管同步信號是否有異常，所述清零信號都在成為最后一級的單位電路輸出脈沖后被 激活，之后到下一個垂直掃描期間開始之前，各單位電路的輸出用晶體管都截止。
34.如權(quán)利要求32所述的顯示面板驅(qū)動電路，其特征在于，所述清零信號在所述脈沖未輸出的定時或在脈沖變成不激活的定時被激活。
35.一種移位寄存器，設(shè)置于顯示面板驅(qū)動電路，由生成信號線選擇信號的單位電路級聯(lián)連接而構(gòu)成，并且 從第一級到最后一級依次輸出通過將信號線選擇信號激活一定的期間而形成的脈沖，其特 征在于，向成為最后一級的單位電路輸入由其它級生成的信號線選擇信號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號，從而使來自最后一級的信號線選擇信 號維持不激活的狀態(tài)。
36.一種顯示裝置的驅(qū)動方法，用于驅(qū)動顯示裝置，該顯示裝置包括移位寄存器，該移位寄存器由生成信號線選擇信 號的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出通過將信號線選擇信號 激活一定的期間而形成的脈沖，其特征在于，向成為最后一級的單位電路輸入由其它級生成的信號線選擇信號、時鐘信號、以及清零信號，通過在最后一級輸出脈沖后激活所述清零信號，從而使來自最后一級的信號線選擇信 號維持不激活的狀態(tài)。
全文摘要
本發(fā)明提供一種顯示面板驅(qū)動電路，該顯示面板驅(qū)動電路包括移位寄存器，該移位寄存器由生成信號線選擇信號(G1～Gm)的單位電路級聯(lián)連接而構(gòu)成，并且從第一級到最后一級依次輸出由所述信號線選擇信號(G1～Gm)形成的脈沖，向所述各單位電路輸入時鐘信號(CK1、CK2)、基于來自所述顯示面板驅(qū)動電路外部的同步信號(VSYNC)而生成的柵極起始脈沖信號(GSP)或由其它級生成的所述信號線選擇信號(G1～Gm)、以及清零信號(CLR)，該清零信號(CLR)在所述同步信號(VSYNC)有異常的情況下被激活，之后到下一個垂直掃描期間開始之前，都不從所述移位寄存器輸出脈沖。根據(jù)上述結(jié)構(gòu)，能夠?qū)崿F(xiàn)一種可在所述同步信號(VSYNC)產(chǎn)生異常的情況下抑制顯示混亂并且不增大對電源的負荷的顯示面板驅(qū)動電路。
文檔編號G09G3/20GK101971242SQ20088012810
公開日2011年2月9日 申請日期2008年12月17日 優(yōu)先權(quán)日2008年3月19日
發(fā)明者太田裕己, 巖本明久, 廣兼正浩, 森井秀樹, 水永隆行 申請人:夏普株式會社