顯示面板驅(qū)動(dòng)電路、液晶顯示裝置、及顯示面板的驅(qū)動(dòng)方法

專利名稱：顯示面板驅(qū)動(dòng)電路、液晶顯示裝置、及顯示面板的驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示面板(例如液晶面板)的驅(qū)動(dòng)電路及驅(qū)動(dòng)方法。
背景技術(shù)：
圖14是表示液晶顯示裝置的柵極驅(qū)動(dòng)器所采用的已有的移位寄存器的電路圖。 如圖13所示，已有的移位寄存器100由多個(gè)移位電路(單位電路)scl、sc2、···％!!!、scd級(jí) 聯(lián)連接而構(gòu)成，移位電路sci (i = l、2、3...m)包括輸入用的節(jié)點(diǎn)qfi、qbi、CKAi及輸出用 的節(jié)點(diǎn)qoi，虛擬的移位電路scd包括輸入用的節(jié)點(diǎn)qfd、CKAd及輸出用的節(jié)點(diǎn)qod。此處，移位電路scl的節(jié)點(diǎn)qfl與柵極起始脈沖信號(hào)GSP的輸出端相連接，節(jié)點(diǎn) qbl與移位電路sc2的節(jié)點(diǎn)qo2相連接，節(jié)點(diǎn)CKAl與提供第一時(shí)鐘信號(hào)的第一時(shí)鐘線CKLl 相連接，從節(jié)點(diǎn)qol輸出柵極起始脈沖信號(hào)(信號(hào)線選擇信號(hào))gl。另外，移位電路sci(i =2、3夂!11-1)的節(jié)點(diǎn)qfi與移位電路sc(i-l)的節(jié)點(diǎn)fo(i_l)相連接，節(jié)點(diǎn)qbi與移位電 路sc(i+l)的節(jié)點(diǎn)qo(i+l)相連接，節(jié)點(diǎn)CKAi與上述第一時(shí)鐘線CKLl或提供第二時(shí)鐘信 號(hào)的第二時(shí)鐘線CKL2相連接，從節(jié)點(diǎn)qoi輸出柵極起始脈沖信號(hào)(信號(hào)線選擇信號(hào))gi。 此外，若i為奇數(shù)，則節(jié)點(diǎn)CKAi與第一時(shí)鐘線CKLl相連接，若i為偶數(shù)，則節(jié)點(diǎn)CKAi與第 二時(shí)鐘線CKL2相連接。而且，移位電路scm的節(jié)點(diǎn)qfm與移位電路sc (m_l)的節(jié)點(diǎn)qo (m_l)相連接，節(jié)點(diǎn) qbm與虛擬移位電路scd的節(jié)點(diǎn)qod相連接，節(jié)點(diǎn)CKAm與第一時(shí)鐘線CKLl或第二時(shí)鐘線 CKL2相連接，從節(jié)點(diǎn)qom輸出柵極起始脈沖信號(hào)(信號(hào)線選擇信號(hào))gm。此外，若m為奇數(shù)， 則節(jié)點(diǎn)CKAi與第一時(shí)鐘線CKLl相連接，若m為偶數(shù)，則節(jié)點(diǎn)CKAi與第二時(shí)鐘線CKL2相連 接。另外，虛擬移位電路scd的節(jié)點(diǎn)qfd與移位電路scm的節(jié)點(diǎn)qom相連接，節(jié)點(diǎn)CKAd與 第一時(shí)鐘線CKLl或第二時(shí)鐘線CKL2相連接。此外，若m為奇數(shù)，則節(jié)點(diǎn)CKAd與第二時(shí)鐘 線CKL2相連接，若m為偶數(shù)，則節(jié)點(diǎn)CKAd與第一時(shí)鐘線CKLl相連接。圖15是表示垂直同步信號(hào)VSYNC、柵極起始脈沖信號(hào)GSP、第一時(shí)鐘信號(hào)CK1、第 二時(shí)鐘信號(hào)CK2、柵極導(dǎo)通脈沖信號(hào)gi (i = 1 m)及節(jié)點(diǎn)qod的輸出的各波形的時(shí)序圖。 此外，第一時(shí)鐘信號(hào)CKl及第二時(shí)鐘信號(hào)CK2在一個(gè)周期中的“H(High 高)”(激活)期間 都為一個(gè)時(shí)鐘期間，“L(Low 低)”(非激活)期間都為一個(gè)時(shí)鐘期間，與CKl及CK2中的一 方激活(上升)同步地，另一方非激活(下降)。在第一級(jí)移位電路scl中，因柵極起始脈沖信號(hào)GSP的激活使得節(jié)點(diǎn)qfl的電位 上升，從而處于向節(jié)點(diǎn)qol輸出第一時(shí)鐘信號(hào)CKl的狀態(tài)，柵極導(dǎo)通脈沖信號(hào)gl被激活。另 夕卜，在后一級(jí)移位電路sc2中，因柵極導(dǎo)通脈沖信號(hào)gl的激活使得節(jié)點(diǎn)qf2的電位上升，從 而處于向節(jié)點(diǎn)qo2輸出第二時(shí)鐘信號(hào)CK2的狀態(tài)，柵極導(dǎo)通脈沖信號(hào)g2被激活。然后，在 移位電路scl中，因柵極導(dǎo)通脈沖信號(hào)g2的激活，處于不向節(jié)點(diǎn)qol輸出第一時(shí)鐘信號(hào)CKl 的狀態(tài)，并且向節(jié)點(diǎn)qol提供低電位側(cè)電源電位。因此，在使柵極導(dǎo)通脈沖信號(hào)gl激活一 定期間后，使其非激活，從而形成脈沖P1。S卩，在移位電路sci (i = 2、3…m-1)中，因柵極導(dǎo)通脈沖信號(hào)g(i_l)的激活使得節(jié)點(diǎn)qfi的電位上升，從而處于向節(jié)點(diǎn)qoi輸出時(shí)鐘信號(hào)(CKl或CK2)的狀態(tài)，柵極導(dǎo)通脈 沖信號(hào)gi被激活。另外，在后一級(jí)移位電路sc(i+l)中，因柵極導(dǎo)通脈沖信號(hào)gi激活使得 節(jié)點(diǎn)qf(i+l)的電位上升，從而處于向節(jié)點(diǎn)qo(i+l)輸出時(shí)鐘信號(hào)(CK2或CKl)的狀態(tài)，柵 極導(dǎo)通脈沖信號(hào)g(i+l)被激活。然后，在移位電路sci中，因柵極導(dǎo)通脈沖信號(hào)g(i+l)的 激活，處于不向節(jié)點(diǎn)qoi輸出時(shí)鐘信號(hào)的狀態(tài)，并且向節(jié)點(diǎn)qoi提供低電位側(cè)電源電位。因 此，在使柵極導(dǎo)通脈沖信號(hào)gi激活一定期間后，使其非激活，從而形成脈沖Pi。另外，在移位電路scm中，因柵極導(dǎo)通脈沖信號(hào)g(m-l)的激活使得節(jié)點(diǎn)qfm的電 位上升，從而處于向節(jié)點(diǎn)qom輸出時(shí)鐘信號(hào)(CKl或CK2)的狀態(tài)，柵極導(dǎo)通脈沖信號(hào)gm被 激活。另外，在后一級(jí)的虛擬移位電路scd中，因柵極導(dǎo)通脈沖信號(hào)gm的激活使得節(jié)點(diǎn)qfd 的電位上升，從而處于向節(jié)點(diǎn)qod輸出時(shí)鐘信號(hào)(CK2或CKl)(節(jié)點(diǎn)qod的電位上升)的狀 態(tài)。然后，在移位電路scm中，因節(jié)點(diǎn)qod的電位上升，處于不向節(jié)點(diǎn)qom輸出時(shí)鐘信號(hào)的 狀態(tài)，并且向節(jié)點(diǎn)qom提供低電位側(cè)電源電位。因此，在使柵極導(dǎo)通脈沖信號(hào)gm激活一定 期間后，使其非激活，從而形成脈沖Pm。由此，在移位寄存器100中，來自各移位電路的柵極導(dǎo)通脈沖信號(hào)依次激活一定 期間，從第一級(jí)的移位電路scl到最后級(jí)的移位電路scm依次輸出脈沖。此外，能夠列舉出 以下的專利文獻(xiàn)1至3作為相關(guān)的公知文獻(xiàn)。此處，在專利文獻(xiàn)4中揭示了以下方法S卩，如圖16所示，為了降低像素晶體管截 止時(shí)產(chǎn)生的饋通(注意，夏普剛來指令，“引t込 電圧”的正確翻譯是“饋通電壓”，以后注 意。)電壓的偏差(進(jìn)而抑制閃爍或燒屏)，使輸入到移位寄存器的時(shí)鐘信號(hào)的下降沿(激 活后的倒鉤部分)傾斜。專利文獻(xiàn)1 日本公開專利公報(bào)“特開2001-273785號(hào)公報(bào)(2001年10月5日公 開)”專利文獻(xiàn)2 日本公開專利公報(bào)“特開2006-24350號(hào)公報(bào)(2006年1月26日公 開)”專利文獻(xiàn)3 日本公開專利公報(bào)“特開2007-114771號(hào)公報(bào)(2007年5月10日公 開)”專利文獻(xiàn)4 日本公開專利公報(bào)“特開2006-276409號(hào)公報(bào)(2006年10月12日公 開)”

發(fā)明內(nèi)容
本發(fā)明人發(fā)現(xiàn)通過使輸入到移位寄存器的時(shí)鐘信號(hào)的下降沿(激活后的倒鉤部 分)傾斜，還能減少柵極導(dǎo)通脈沖信號(hào)的異常(例如，非激活期間的波形紊亂)。這是由于 在時(shí)鐘信號(hào)下降時(shí)在移位電路內(nèi)產(chǎn)生的噪聲(振鈴)減少。另一方面，若使時(shí)鐘信號(hào)的下降 沿傾斜，則可能存在以下問題即，柵極導(dǎo)通脈沖信號(hào)的下降沿傾斜，因而像素充電率下降， 或由于時(shí)鐘信號(hào)的下降沿耗費(fèi)時(shí)間，因而時(shí)鐘信號(hào)的周期變長(zhǎng)(頻率下降)。在本發(fā)明中，提出了一種顯示面板驅(qū)動(dòng)電路及顯示面板的驅(qū)動(dòng)方法，上述顯示面 板驅(qū)動(dòng)電路可以抑制柵極導(dǎo)通脈沖信號(hào)的異常，并且可以提高像素充電率和使時(shí)鐘信號(hào)高 頻化。本顯示面板驅(qū)動(dòng)電路包括由輸出信號(hào)線選擇信號(hào)的單位電路級(jí)聯(lián)連接而構(gòu)成的移位寄存器，其特征在于，向上述單位電路輸入時(shí)鐘信號(hào)(脈沖信號(hào))、和起始脈沖信號(hào)或 從其他級(jí)輸出的信號(hào)線選擇信號(hào)，該時(shí)鐘信號(hào)激活后的倒鉤部分包括斜坡狀的第一區(qū)域和 比該第一區(qū)域要陡的第二區(qū)域。對(duì)于輸入到本顯示面板驅(qū)動(dòng)電路的移位寄存器的時(shí)鐘信號(hào)，其倒鉤部分的一部分 (第一區(qū)域)傾斜，剩余部分(第二部分)比第一區(qū)域要陡(例如，與時(shí)間軸垂直)，因此能 夠縮短時(shí)鐘信號(hào)的周期，從而能使其高頻化。另外，柵極導(dǎo)通脈沖信號(hào)的倒鉤部分的一部分 也傾斜，且剩余部分也比上述部分要陡，因此與使整個(gè)倒鉤部分相同地傾斜的情況相比，能 夠提高包括本顯示面板驅(qū)動(dòng)電路的顯示裝置的像素充電率。本顯示面板驅(qū)動(dòng)電路也能夠采用使上述第二區(qū)域與時(shí)間軸實(shí)質(zhì)性地垂直的結(jié)構(gòu)。另外，本顯示面板驅(qū)動(dòng)電路也能夠采用上述時(shí)鐘信號(hào)伴隨激活上升的部分或伴隨 激活下降的部分傾斜的結(jié)構(gòu)。本顯示面板驅(qū)動(dòng)電路也能夠采用以下結(jié)構(gòu)即，在成為除了最后級(jí)以外的級(jí)的單 位電路中，包括置位用晶體管、輸出用晶體管、復(fù)位用晶體管、電位提供用晶體管、及電容， 在該單位電路中，向置位用晶體管的控制端子輸入上述起始脈沖信號(hào)或前一級(jí)的信號(hào)線選 擇信號(hào)，向復(fù)位用晶體管的控制端子輸入后一級(jí)的信號(hào)線選擇信號(hào)，向電位提供用晶體管 的控制端子輸入與上述時(shí)鐘信號(hào)不同的時(shí)鐘信號(hào)，向輸出用晶體管的第一導(dǎo)通端子輸入時(shí) 鐘信號(hào)，輸出用晶體管的第二導(dǎo)通端子與電容的第一電極相連接，置位用晶體管的控制端 子及第一導(dǎo)通端子相連接，并且置位用晶體管的第二導(dǎo)通端子與輸出用晶體管的控制端子 和電容的第二電極相連接，復(fù)位用晶體管的第一導(dǎo)通端子與輸出用晶體管的控制端子相連 接，并且復(fù)位用晶體管的第二導(dǎo)通端子與恒壓源相連接，電位提供用晶體管的第一導(dǎo)通端 子與輸出用晶體管的第二導(dǎo)通端子相連接，并且電位提供用晶體管的第二導(dǎo)通端子與恒壓 源相連接，輸出用晶體管的第二導(dǎo)通端子為輸出端子。此外，在本申請(qǐng)中，將晶體管的源極 端子及漏極端子中的一方記為第一導(dǎo)通端子，另一方記為第二導(dǎo)通端子，根據(jù)各晶體管的 設(shè)計(jì)，可能所有晶體管的第一導(dǎo)通端子都為漏極端子，也可能所有晶體管的第一導(dǎo)通端子 都為源極端子，還有可能某些晶體管的第一導(dǎo)通端子為漏極端子，而剩下晶體管的第一導(dǎo) 通端子為源極端子。本顯示面板驅(qū)動(dòng)電路也能夠采用以下結(jié)構(gòu)即，在成為最后級(jí)的單位電路中，包 括置位用晶體管、輸出用晶體管、復(fù)位用晶體管、電位提供用晶體管、及電容，在該單位電路 中，向置位用晶體管的控制端子輸入前一級(jí)的信號(hào)線選擇信號(hào)，向復(fù)位用晶體管的控制端 子輸入清零信號(hào)，向電位提供用晶體管的控制端子輸入與上述時(shí)鐘信號(hào)不同的時(shí)鐘信號(hào)， 向輸出用晶體管的第一導(dǎo)通端子輸入時(shí)鐘信號(hào)，輸出用晶體管的第二導(dǎo)通端子與電容的第 一電極相連接，置位用晶體管的控制端子及第一導(dǎo)通端子相連接，并且置位用晶體管的第 二導(dǎo)通端子與輸出用晶體管的控制端子和電容的第二電極相連接，復(fù)位用晶體管的第一導(dǎo) 通端子與輸出用晶體管的控制端子相連接，并且復(fù)位用晶體管的第二導(dǎo)通端子與恒壓源相 連接，電位提供用晶體管的第一導(dǎo)通端子與輸出用晶體管的第二導(dǎo)通端子相連接，并且電 位提供用晶體管的第二導(dǎo)通端子與恒壓源相連接，輸出用晶體管的第二導(dǎo)通端子為輸出端 子。本顯示面板驅(qū)動(dòng)電路也能夠采用以下結(jié)構(gòu)S卩，向上述移位寄存器提供與上述移 位寄存器相位不同的兩個(gè)以上時(shí)鐘信號(hào)，將其中兩個(gè)時(shí)鐘信號(hào)中的一個(gè)輸入到成為奇數(shù)級(jí)的單位電路，將所述兩個(gè)時(shí)鐘信號(hào)中的另一個(gè)輸入到成為偶數(shù)級(jí)的單位電路。本顯示面板驅(qū)動(dòng)電路也能夠采用將上述兩個(gè)時(shí)鐘信號(hào)各自的相位相互偏移半個(gè) 周期的結(jié)構(gòu)。本顯示面板驅(qū)動(dòng)電路也能夠采用置位用晶體管、輸出用晶體管、復(fù)位用晶體管、及 電位提供用晶體管分別為N溝道晶體管的結(jié)構(gòu)。本顯示面板驅(qū)動(dòng)電路也能夠采用以下結(jié)構(gòu)即，上述各晶體管的控制端子為柵極 端子，第一導(dǎo)通端子為漏極端子，第二導(dǎo)通端子為源極端子。另外，還能采用以下結(jié)構(gòu)即， 上述控制端子為柵極端子，第一導(dǎo)通端子為源極端子，第二導(dǎo)通端子為漏極端子。本顯示面板驅(qū)動(dòng)電路也能夠采用包括定時(shí)控制器的結(jié)構(gòu)，該定時(shí)控制器基于所輸 入的同步信號(hào)，生成上述時(shí)鐘信號(hào)及起始脈沖信號(hào)。本顯示面板驅(qū)動(dòng)電路也能夠采用包括斜坡電路的結(jié)構(gòu)，該斜坡電路用于在時(shí)鐘信 號(hào)的上述倒鉤部分中形成第一及第二區(qū)域。本液晶顯示裝置的特征在于，包括上述顯示面板驅(qū)動(dòng)電路和液晶面板。在這種情 況下，也能夠采用上述移位寄存器在液晶面板中形成單片的結(jié)構(gòu)。另外，也能夠采用上述液 晶面板使用非晶硅來形成的結(jié)構(gòu)。另外，也能夠采用上述液晶面板使用多晶硅來形成的結(jié) 構(gòu)。另外，本顯示面板的驅(qū)動(dòng)方法用于驅(qū)動(dòng)顯示面板，上述顯示面板包括由輸出信號(hào) 線選擇信號(hào)的單位電路級(jí)聯(lián)連接而構(gòu)成的移位寄存器，其特征在于，向上述單位電路輸入 起始脈沖信號(hào)或從其他級(jí)輸出的信號(hào)線選擇信號(hào)、及時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)激活后的倒鉤 部分包括斜坡狀的第一區(qū)域和比該第一區(qū)域要陡的第二區(qū)域。由此，根據(jù)本顯示面板驅(qū)動(dòng)電路，能夠縮短時(shí)鐘信號(hào)的周期，從而能使其高頻化。 另外，能提高使用本顯示面板驅(qū)動(dòng)電路的顯示裝置的像素充電率。


圖1是表示本移位寄存器的動(dòng)作的時(shí)序圖。圖2是表示本寄存器的結(jié)構(gòu)的框圖。圖3(a)、(b)是表示移位寄存器的各級(jí)(單位電路)的結(jié)構(gòu)的電路圖。圖4是表示本移位寄存器的結(jié)構(gòu)的電路圖。圖5是表示本移位寄存器的其他結(jié)構(gòu)的電路圖。圖6(a)、(b)是表示圖5的移位寄存器的單位電路結(jié)構(gòu)的電路圖。圖7是表示圖5的移位寄存器的動(dòng)作的時(shí)序圖。圖8是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。圖9(a)、(b)是表示斜坡電路的結(jié)構(gòu)例的電路圖。圖10(a)、(b)是表示斜坡電路的結(jié)構(gòu)例的電路圖。圖11是表示本顯示面板驅(qū)動(dòng)電路的其他結(jié)構(gòu)的框圖。圖12(a) (C)是輸入到本顯示面板驅(qū)動(dòng)電路的移位寄存器的時(shí)鐘信號(hào)的波形 圖。圖13(a) (C)是輸入到本顯示面板驅(qū)動(dòng)電路的移位寄存器的時(shí)鐘信號(hào)的波形 圖。
圖14是表示現(xiàn)有的移位寄存器的結(jié)構(gòu)的框圖。圖15是表示圖14的移位寄存器的動(dòng)作的時(shí)序圖。圖16是表示輸入到現(xiàn)有的移位寄存器的時(shí)鐘信號(hào)的波形圖(標(biāo)號(hào)說明1 液晶顯示裝置(顯示裝置)3 液晶面板IOa移位寄存器IOf 移位寄存器IOg移位寄存器 11 顯示面板驅(qū)動(dòng)電路13 斜坡電路β 第一區(qū)域y 第二區(qū)域GSP柵極起始脈沖信號(hào)Gl Gm 柵極導(dǎo)通脈沖(信號(hào)線選擇信號(hào))SCl SCm移位電路(單位電路)GSP柵極起始脈沖CKl第一時(shí)鐘信號(hào)CK2第二時(shí)鐘信號(hào)CK3第三時(shí)鐘信號(hào)CK4第四時(shí)鐘信號(hào)CLR清零信號(hào)Tra置位用晶體管Trb輸出用晶體管Trd復(fù)位用晶體管Tre Trg 電位提供用晶體管
具體實(shí)施例方式如下所述，基于圖1至圖13說明本發(fā)明的一個(gè)實(shí)施方式。圖8是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。如圖8所示，本液晶顯示裝置1包括 液晶面板3、柵極驅(qū)動(dòng)器5、源極驅(qū)動(dòng)器6、定時(shí)控制器7、及數(shù)據(jù)處理電路8。此外，在柵極驅(qū) 動(dòng)器5中設(shè)置有移位寄存器10和具有斜坡電路13的電平移位器4，利用柵極驅(qū)動(dòng)器5及定 時(shí)控制器7構(gòu)成液晶面板驅(qū)動(dòng)電路11。在本液晶面板3中，設(shè)置有由柵極驅(qū)動(dòng)器5驅(qū)動(dòng)的掃描信號(hào)線16、由源極驅(qū)動(dòng)器 6驅(qū)動(dòng)的數(shù)據(jù)信號(hào)線15、像素P、保持電容布線(未圖示)等，并且移位寄存器10形成為單 片。在各像素P中設(shè)置有與掃描信號(hào)線16及數(shù)據(jù)信號(hào)線15相連接的晶體管(TFT)、和與該 晶體管相連接的像素電極。此外，對(duì)于各像素的晶體管或移位寄存器的晶體管的形成，使用 非晶硅或多晶硅(例如CG硅)等。從液晶顯示裝置1的外部向定時(shí)控制器7輸入同步信號(hào)即垂直同步信號(hào)VSYNCdK平同步信號(hào)HSYNC、及數(shù)據(jù)使能信號(hào)DE。另外，從液晶顯示裝置1的外部向數(shù)據(jù)處理電路8 輸入視頻數(shù)據(jù)(RGB數(shù)字?jǐn)?shù)據(jù))。定時(shí)控制器7基于各同步信號(hào)生成多個(gè)源時(shí)鐘信號(hào)(ckl、 ck2等)、源清零信號(hào)(clr)、源柵極起始脈沖信號(hào)(gsp)。而且，源時(shí)鐘信號(hào)(ckl、ck2等) 及源柵極起始脈沖信號(hào)(gsp)經(jīng)電平移位器6進(jìn)行電平移位，且使伴隨激活上升的部分和 倒鉤部分(下降的部分)傾斜，并且使激活后的倒鉤部分以兩個(gè)階段(斜坡狀的第一區(qū)域 和比該第一區(qū)域更陡的第二區(qū)域)的方式傾斜，分別成為時(shí)鐘信號(hào)(CK1、CK2等)及柵極起 始脈沖信號(hào)(GSP)。此外，源清零信號(hào)(clr)由電平移位器6進(jìn)行電平移位，成為清零信號(hào) (CLR)。另外，定時(shí)控制器7基于輸入的同步信號(hào)(VSYNC、HSYNC、及DE)，向數(shù)據(jù)處理電路8 輸出控制信號(hào)，并且向源極驅(qū)動(dòng)器6輸出源極定時(shí)信號(hào)。將時(shí)鐘信號(hào)(CKA、CKB等)、清零信號(hào)(CLR)、及柵極起始脈沖信號(hào)(GSP)輸入到移 位寄存器10。清零信號(hào)(CLR)是用于對(duì)最后級(jí)的移位寄存器進(jìn)行復(fù)位的信號(hào)。移位寄存器 10使用這些信號(hào)(CKA、CKB等、CLR、GSP)生成柵極導(dǎo)通脈沖信號(hào)，將其輸出到液晶面板3的 掃描信號(hào)線。移位寄存器10與輸出柵極導(dǎo)通脈沖信號(hào)的移位電路級(jí)聯(lián)連接，使各級(jí)(移位 電路)的柵極導(dǎo)通脈沖信號(hào)依次激活一定期間，從第一級(jí)到最后級(jí)依次輸出脈沖(導(dǎo)通脈 沖)。然后，在液晶面板3中，利用該脈沖依次選擇掃描信號(hào)線。數(shù)據(jù)處理電路8對(duì)視頻數(shù)據(jù)實(shí)施預(yù)定的處理，基于來自定時(shí)控制器7的控制信號(hào)， 向源極驅(qū)動(dòng)器6輸出數(shù)據(jù)信號(hào)。源極驅(qū)動(dòng)器6使用來自數(shù)據(jù)處理電路8的數(shù)據(jù)信號(hào)和來自 定時(shí)控制器7的源極定時(shí)信號(hào)生成信號(hào)電位，將其輸出到液晶面板3的數(shù)據(jù)信號(hào)線。將該 信號(hào)電位通過各像素的晶體管寫入到該像素的像素電極。(實(shí)施方式1)圖2表示本實(shí)施方式1的移位寄存器IOa的結(jié)構(gòu)。如圖2所示，移位寄存器IOa 由多個(gè)移位電路(單位電路)SCI、SC2、…SCm級(jí)聯(lián)連接而構(gòu)成，移位電路SCi (i = 1、2、 3. . . m-Ι)包括輸入用的節(jié)點(diǎn)Qfi、Qbi、CKAi、CKBi及輸出用的節(jié)點(diǎn)Qoi，移位電路SCm包括 輸入用的節(jié)點(diǎn)Qfm、CKAm, CKBm, CL及輸出用的節(jié)點(diǎn)Qom.此處，移位電路SCl的節(jié)點(diǎn)Qfl與電平移位器(參照?qǐng)D8)的GSP輸出端RO相連 接，節(jié)點(diǎn)Qbl與移位電路SC2的節(jié)點(diǎn)Qo2相連接，節(jié)點(diǎn)CKAl與提供第一時(shí)鐘信號(hào)CKl的第 一時(shí)鐘線CKLl相連接，節(jié)點(diǎn)CKBl與提供第二時(shí)鐘信號(hào)CK2的第二時(shí)鐘線CKL2相連接，從 節(jié)點(diǎn)Qol輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào))G1。另外，移位電路SCi (i = 2 m-1)的節(jié)點(diǎn)Qfi與移位電路SC(i_l)的節(jié)點(diǎn)Qo(i_l) 相連接，節(jié)點(diǎn)Qbi與移位電路SC(i+l)的節(jié)點(diǎn)Qo(i+l)相連接，若i為奇數(shù)，則節(jié)點(diǎn)CKAi與 第一時(shí)鐘線CKLl相連接，并且節(jié)點(diǎn)CKBi與第二時(shí)鐘線CKL2相連接，若i為偶數(shù)，則節(jié)點(diǎn) CKAi與第二時(shí)鐘線CKL2相連接，并且節(jié)點(diǎn)CKBi與第一時(shí)鐘線CKLl相連接，從節(jié)點(diǎn)Qoi輸 出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào))Gi。 而且，移位電路SCm的節(jié)點(diǎn)Qfm與移位電路SC (m-Ι)的節(jié)點(diǎn)Qo (m-Ι)相連接，節(jié)點(diǎn) CKAm與第二時(shí)鐘線CKL2相連接，并且節(jié)點(diǎn)CKBm與第一時(shí)鐘線CKLl相連接，節(jié)點(diǎn)CL與上述 清零線CLRL相連接，從節(jié)點(diǎn)Qom輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào))Gm。
圖3(a)是表示SCi (i = 1 m_l)的具體結(jié)構(gòu)的電路圖。如圖3(a)所示，SCi (i =1 m-Ι)包含置位用晶體管Tra、輸出用晶體管Trb、復(fù)位用晶體管Trd、電位提供用晶體 管Tre、及電容C。此外，晶體管Tra、Trb、Trd、Tre分別是N溝道晶體管，電容C可以是寄生電容。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 及漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電源Vss相 連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的控制端子與節(jié)點(diǎn)Qfi相連接，Trb的漏極端子與節(jié)點(diǎn)CKAi相連 接，Tre的柵極端子與節(jié)點(diǎn)CKBi相連接，Trd的柵極端子與節(jié)點(diǎn)Qbi相連接，Trb的源極端 子與節(jié)點(diǎn)Qoi相連接。此外，將Tra的源極端子、電容C的第二電極、及Trb的柵極端子的 連接點(diǎn)作為節(jié)點(diǎn)netAi。另夕卜，圖3 (b)是表示SCm的具體結(jié)構(gòu)的電路圖。如圖3 (b)所示，SCm包含置位用 晶體管Tra、輸出用晶體管Trb、復(fù)位用晶體管Trd、電位提供用晶體管Tre、及電容C。此外， 晶體管Tra、Trb, Trd, Tre分別是N溝道晶體管，電容C可以是寄生電容。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 及漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trd的漏極端子與Trb的柵極端子相連接，并且Trd的源極端子與低電位側(cè)電源Vss相 連接。另外，Tre的漏極端子與Trb的源極端子相連接，并且Tre的源極端子與低電位側(cè)電 源Vss相連接。而且，Tra的控制端子與節(jié)點(diǎn)Qfm相連接，Trb的漏極端子與節(jié)點(diǎn)CKAm相連 接，Trd的柵極端子與節(jié)點(diǎn)CL相連接，Tre的柵極端子與節(jié)點(diǎn)CKBm相連接，Trb的源極端子 與節(jié)點(diǎn)Qom相連接。此外，將Tra的源極端子、電容C的第二電極、及Trb的柵極端子的連 接點(diǎn)作為節(jié)點(diǎn)netAm。此外，移位電路SCi (i = 1 m-1)的各節(jié)點(diǎn)(Qfi、Qbi、CKAi、CKBi、Qoi)、及移位 電路SCm的各節(jié)點(diǎn)(Qfm、CKAm, CKBm, CL、Qom)的連接目標(biāo)如圖2所示，本移位寄存器IOa 整體的具體結(jié)構(gòu)如圖4所示。以下，說明移位寄存器IOa的動(dòng)作。圖1是表示同步信號(hào)中無異常的情況下的垂 直同步信號(hào)VSYNC、柵極起始脈沖信號(hào)GSP、第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、柵極導(dǎo)通 脈沖信號(hào)Gi(i = 1 m)及清零信號(hào)(CLR)的各波形的時(shí)序圖。此外，第一時(shí)鐘信號(hào)CKl 及第二時(shí)鐘信號(hào)CK2在一個(gè)周期中的“H”(激活)期間都為一個(gè)時(shí)鐘期間，“L”(非激活) 期間都為一個(gè)時(shí)鐘期間，與CKl及CK2中的一方上升同步地，另一方下降。此處，CKU CK2 如圖12(a)所示，伴隨激活上升的部分α傾斜(傾斜)，倒鉤部分為折線形狀。即，倒鉤部 分的一部分β (第一區(qū)域)傾斜(傾斜)，倒鉤部分的剩余部分Y (第二區(qū)域)與時(shí)間軸垂 直。首先，在圖1的tO，若通過GSP的緩慢上升(激活)使Qfl的電位上升，則SCl的 Tra導(dǎo)通，netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導(dǎo)通，向Qol輸出CKl。在從tO經(jīng)過了一個(gè)時(shí)鐘期間后的tl，GSP呈折線狀地下降(使其非激活)成為 “L”，但netAl的電位因SCl的電容C，而不下降，SCl的Trb也仍保持導(dǎo)通。因此，由于CKl 的緩慢上升，Gl也被激活成“H”。此時(shí)，netAl的電位因電容C而被升壓到高于“H”的電 位。由此，獲得具有足夠振幅(電位)的Gl。另一方面，若通過Gl的激活使Qf2的電位上 升，則SC2的Tra導(dǎo)通，netA2的電位從“L”變?yōu)椤癏”。因此，SC2的Trb也導(dǎo)通，向Qo2輸 出CK2。SP，G2保持“L”不變。
在從tl經(jīng)過了一個(gè)時(shí)鐘期間后的t2，由于CK2緩慢上升，因此，G2也被激活成 “H”。此時(shí)，netA2的電位因電容C而被升壓到高于“H”的電位。由此，獲得具有足夠振幅 (電位)的G2。另一方面，若通過G2的激活使Qbl的電位上升，則SCl的Trd導(dǎo)通，netAl 與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SCl的Trb截止，不向Qol輸出CKl。在t2， CK2緩慢地上升，因此SCl的Tre導(dǎo)通，Qol與Vss相連接，其電位從“H”變?yōu)椤癓”。因此， Gl從“H”變?yōu)椤癓”即非激活，并維持非激活。此外，即使使Gl非激活而成為“L”，netA2的 電位因SC2的電容C而維持，SC2的Trb保持導(dǎo)通。另外，若通過G2的激活使Qf3的電位上 升，則SC3的Tra導(dǎo)通，netA3的電位從“L”變?yōu)椤癏”。因此，SC3的Trb也導(dǎo)通，向Qo3輸 出CK1。SP，G3保持“L”不變。在從t2經(jīng)過了一個(gè)時(shí)鐘期間后的t3，由于CKl緩慢地上升，因此，G3也被激活成 “H”。另一方面，若通過G3的激活使Qb2的電位上升，則SC2的Trd導(dǎo)通，netA2與Vss相 連接，其電位從“H”變?yōu)椤癓”。因此，SC2的Trb截止，不向Qo2輸出CK2。另外，在t3，CKl 緩慢地上升，因此SC2的Tre導(dǎo)通，Qo2與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，G2從 “H”變?yōu)椤癓”即非激活，并維持非激活。此外，在移位寄存器IOa中，在t4 t5及t6 t7，由于CK2成為“H”，因此，SCl 的Tre導(dǎo)通，Qol與Vss相連接，能使Gl再次回落到“L” (所謂的拉回到“L”)。同樣，在 t5 t6，由于CKl成為“H”，因此，SC2的Tre導(dǎo)通，Qo2與Vss相連接，能夠使G2再次回落 到“L”(拉回到“L”)。而且，在tx，由于CK2緩慢地上升，因此，Gm也被激活成“H”。此時(shí)，netAm的電位 因電容C而被升壓到高于“H”的電位。在從tx起經(jīng)過一個(gè)時(shí)鐘期間后的ty，由于清零信號(hào)CLR被激活成“H”，因此，SCm 的Trd導(dǎo)通，netAm與Vss相連接，其電位回落到“L”。因此，SCm的Trb截止，不向Qom輸 出CK2。而且，在ty，由于CKl緩慢地上升，因此，SCm的Tre導(dǎo)通，Qom與Vss相連接。因 此，使Gm非激活而成為“L”。由此，在移位寄存器IOa中，來自各移位電路SCi (i = 1 m)的柵極導(dǎo)通脈沖信號(hào) Gi依次激活一定期間，從第一級(jí)的移位電路SCl到最后級(jí)的移位電路SCm依次輸出脈沖。此處，在各移位電路SCi (i = i m)中，若CK1、CK2的上升沿(伴隨激活的上升 沿)及下降沿(倒鉤)急劇變化，則會(huì)有以下現(xiàn)象發(fā)生即，即使晶體管Trb的柵極端子為 “L”，其源極-漏極端子間也有電流流過，或因晶體管Tre的導(dǎo)通/截止使得節(jié)點(diǎn)Qoi的電 位擺動(dòng)，從而在柵極導(dǎo)通脈沖信號(hào)Gi中產(chǎn)生非激活時(shí)的電位紊亂等異常。然而，在本移位 寄存器IOa中，由于CK1、CK2的上升沿(伴隨激活的上升沿)及下降沿(倒鉤)緩慢變化， 因此可以抑制上述現(xiàn)象的發(fā)生，柵極導(dǎo)通脈沖信號(hào)不易發(fā)生異常。另外，各時(shí)鐘信號(hào)的倒鉤部分的一部分(第一區(qū)域)傾斜，剩余部分(第二區(qū)域) 與時(shí)間軸垂直，因此可使時(shí)鐘信號(hào)高頻化。另外，柵極導(dǎo)通脈沖信號(hào)的倒鉤部分的一部分也 傾斜，剩余部分也與時(shí)間軸垂直，因此與使整個(gè)倒鉤部分相同地傾斜的情況相比，能夠提高 像素充電率。此外，在移位寄存器中，一般存在以下問題即，隨著級(jí)(向移位方向)的升高，柵 極導(dǎo)通脈沖信號(hào)Gi的波形鈍化，其激活電位降低。此處，如圖11所示，向移位寄存器的前 半部分的級(jí)輸入第一時(shí)鐘信號(hào)CKl (χ)、第二時(shí)鐘信號(hào)CK2 (χ)，向移位寄存器的后半部分的
11級(jí)輸入第一時(shí)鐘信號(hào)CK2(y)、第二時(shí)鐘信號(hào)CK2(y)，將CKl(X)及CK2 (χ)設(shè)為圖12(a)那 樣的波形，將CKl (y)及CK2(y)設(shè)為圖12(b)那樣的波形，從而能夠改變前半部分的級(jí)和后 半部分的級(jí)的上升時(shí)(激活時(shí))的傾斜量(設(shè)相位相同)。在這種情況下，使輸入到后半 部分的級(jí)的時(shí)鐘信號(hào)的傾斜量比輸入到前半部分的級(jí)的時(shí)鐘信號(hào)的傾斜量要小。另外，也 能夠?qū)Kl(X)及CK2(x)設(shè)為圖12(a)那樣的波形，將CKl (y)及CK2 (y)設(shè)為圖12(c)那 樣的波形，在前半部分的級(jí)和后半部分的級(jí)改變脈沖的高度(使相位相同)。在這種情況 下，使輸入到后半部分的級(jí)的時(shí)鐘信號(hào)的脈沖高度比輸入到前半部分的級(jí)的時(shí)鐘信號(hào)的脈 沖高度要大。另外，在本實(shí)施方式中，如圖13(a)所示，能夠使用以下信號(hào)作為各時(shí)鐘信號(hào)即， 倒鉤部分(下降部分)以兩個(gè)階段的方式傾斜，即倒鉤部分的一部分β (第一區(qū)域)為緩 和的斜坡，剩余部分Y (第二區(qū)域)為陡峭的斜坡。另外，如圖13(b)所示，也可以使用以 下信號(hào)作為各時(shí)鐘信號(hào)即，伴隨激活上升的部分不傾斜，僅倒鉤部分(下降部分)的一部 分傾斜。此外，也可以根據(jù)移位寄存器的晶體管的極性，使用如圖13(b)那樣的信號(hào)即，伴 隨激活下降的部分傾斜，倒鉤部分(上降沿部分)只有一部分傾斜。(實(shí)施方式2)圖5表示本實(shí)施方式2的液晶面板的結(jié)構(gòu)。如圖5所示，在本液晶面板中，在面板 的左端設(shè)置有移位寄存器IOf，在面板的右端設(shè)置有移位寄存器10g。移位寄存器IOf由多 個(gè)移位電路SCi (i = 1，3，5丨211-1)級(jí)聯(lián)連接而構(gòu)成，(移位寄存器IOg)由移位電路SCi (i =2，4，6…2η)級(jí)聯(lián)連接而構(gòu)成。移位電路SCi (i = 1、2、3. . . 2n_2)包括輸入用的節(jié)點(diǎn) Qfi、Qbi、CKAi、CKBi、CKCi、CKDi及輸出用的節(jié)點(diǎn)Qoi，移位電路SC (2n_l)包括輸入用的節(jié) 點(diǎn) Qf (2n-l)、CKA(2n-l)、CKB(2n_l)、CKC(2n_l)、CKD(2n_l)、CL 及輸出用的節(jié)點(diǎn) Qo(2n_l)。 另外，移位電路 SC (2n)包括輸入用的節(jié)點(diǎn) Qf (2n)、CKA (2n)、CKB (2n)、CKC (2n)、CKD (2n)、 CL及輸出用的節(jié)點(diǎn)Qo (2n)。此處，移位電路SCl的節(jié)點(diǎn)Qfl與電平移位器(參照?qǐng)D8)的GSPl的輸出端RO 1 相連接，節(jié)點(diǎn)Qbl與移位電路SC3的節(jié)點(diǎn)Qo3相連接，節(jié)點(diǎn)CKAl與提供第一時(shí)鐘信號(hào)的第一 時(shí)鐘線CKLl相連接，節(jié)點(diǎn)CKBl與提供第三時(shí)鐘信號(hào)的第三時(shí)鐘線CKL3相連接，節(jié)點(diǎn)CKCl 與提供第二時(shí)鐘信號(hào)的第二時(shí)鐘線CKL2相連接，節(jié)點(diǎn)CKDl與提供第四時(shí)鐘信號(hào)的第四時(shí) 鐘線CKL4相連接，從節(jié)點(diǎn)Qol輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào))Gl。另外，移位電路SC2的節(jié)點(diǎn)Qf2與電平移位器的GSP2的輸出端R02相連接，節(jié)點(diǎn) Qb2與移位電路SC4的節(jié)點(diǎn)Qo4相連接，節(jié)點(diǎn)CKA2與提供第二時(shí)鐘信號(hào)的第二時(shí)鐘線CKL2 相連接，節(jié)點(diǎn)CKB2與提供第四時(shí)鐘信號(hào)的第四時(shí)鐘線CKL4相連接，節(jié)點(diǎn)CKC2與提供第一時(shí)鐘信號(hào)的第一時(shí)鐘線CKLl相連接，節(jié)點(diǎn)CKD2與提供第三 時(shí)鐘信號(hào)的第三時(shí)鐘線CKL3相連接，從節(jié)點(diǎn)Qo2輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信 號(hào))G2。另外，移位電路SCi (i = 3 2n-2)的節(jié)點(diǎn)Qfi與移位電路SC (i_2)的節(jié)點(diǎn) Qo(i-2)相連接，節(jié)點(diǎn)Qbi與移位電路SC(i+2)的節(jié)點(diǎn)Qo(i+2)相連接，另外，若i為4的 倍數(shù)+1，則節(jié)點(diǎn)CKAi與第一時(shí)鐘線CKLl相連接，并且節(jié)點(diǎn)CKBi與第三時(shí)鐘信號(hào)CKL3相 連接，且節(jié)點(diǎn)CKCi與第二時(shí)鐘線CKL2相連接，并且節(jié)點(diǎn)CKDi與第四時(shí)鐘線CKL4相連接， 若i為4的倍數(shù)+2，則節(jié)點(diǎn)CKAi與第二時(shí)鐘線CKL2相連接，并且節(jié)點(diǎn)CKBi與第四時(shí)鐘線
12CKL4相連接，且節(jié)點(diǎn)CKCi與第一時(shí)鐘線CKLl相連接，并且節(jié)點(diǎn)CKDi與第三時(shí)鐘線CKL3相 連接，若i為4的倍數(shù)+3，則節(jié)點(diǎn)CKAi與第三時(shí)鐘線CKL3相連接，并且節(jié)點(diǎn)CKBi與第一 時(shí)鐘線CKLl相連接，且節(jié)點(diǎn)CKCi與第二時(shí)鐘線CKL2相連接，并且節(jié)點(diǎn)CKDi與第四時(shí)鐘線 CKL4相連接，若i為4的倍數(shù)，則節(jié)點(diǎn)CKAi與第四時(shí)鐘線CKL4相連接，并且節(jié)點(diǎn)CKBi與第 二時(shí)鐘線CKL2相連接，且節(jié)點(diǎn)CKCi與第一時(shí)鐘線CKLl相連接，并且節(jié)點(diǎn)CKDi與第三時(shí)鐘 線CKL3相連接。而且，從節(jié)點(diǎn)Qoi輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào))Gi。移位電路SC(2n-l)的節(jié)點(diǎn)Qf (2n_l)與移位電路SC(2n_3)的節(jié)點(diǎn)Qo (2n_3)相連 接，節(jié)點(diǎn)CKA(2n-l)與第三時(shí)鐘線CKL3相連接，節(jié)點(diǎn)CKB(2n-l)與第一時(shí)鐘線CKLl相連接， 節(jié)點(diǎn)CKC(2n-l)與第二時(shí)鐘線CKL2相連接，節(jié)點(diǎn)CKD(2n-l)與第四時(shí)鐘線CKL4相連接，節(jié) 點(diǎn)CL與第一清零線CLRLl相連接，從節(jié)點(diǎn)Qo (2n-l)輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇 信號(hào))G(2n-1)。另外，移位電路SC (2η)的節(jié)點(diǎn)Qf (2η)與移位電路SC(2n_2)的節(jié)點(diǎn)Qo (2n_2)相 連接，節(jié)點(diǎn)CKA(2η)與第四時(shí)鐘線CKL4相連接，節(jié)點(diǎn)CKB(2n)與第二時(shí)鐘線CKL2相連接， 節(jié)點(diǎn)CKC(2n)與第一時(shí)鐘線CKLl相連接，節(jié)點(diǎn)CKD(2n)與第三時(shí)鐘線CKL3相連接，節(jié)點(diǎn) CL與第二清零線CLRL2相連接，從節(jié)點(diǎn)Qo (2η)輸出柵極導(dǎo)通脈沖信號(hào)(信號(hào)線選擇信號(hào)) G(2η)。圖6 (a)是表示SCi (i = 1 2n_2)的具體結(jié)構(gòu)的電路圖。如圖6(a)所示，SCi (i =1 2n-2)包含置位用晶體管Tra、輸出用晶體管Trb、復(fù)位用晶體管Trd、電位提供用晶 體管Tre Trg、短路用晶體管Trk、及電容C。此外，晶體管Tra、Trb、Trd Trg、Trk分別 是N溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 及漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trk的漏極端子與Trb的柵極端子相連接，并且Trk的源極端子與Trb的源極端子相連 接，且Trk的柵極端子與Trb的漏極端子相連接。另外，Trd的漏極端子與Trb的柵極端子 相連接，并且Trd的源極端子與低電位側(cè)電源Vss相連接。另外，Tre Trg的各漏極端子 與Trb的源極端子相連接，并且Tre Trg的各源極端子與低電位側(cè)電源Vss相連接。而 且，Tra的控制端子與節(jié)點(diǎn)Qfi相連接，Trb的漏極端子與節(jié)點(diǎn)CKAi相連接，Tre的柵極端 子與節(jié)點(diǎn)CKBi相連接，Trf的柵極端子與節(jié)點(diǎn)CKCi相連接，Trg的柵極端子與節(jié)點(diǎn)CKDi相 連接，Trd的柵極端子與節(jié)點(diǎn)Qbi相連接，Trb的源極端子與節(jié)點(diǎn)Qoi相連接。此外，將Tra 的源極端子、電容C的第二電極、及Trb的柵極端子的連接點(diǎn)作為節(jié)點(diǎn)netAi。另外，圖6(b)是表示SCj(j = (2n-l)或2η)的具體結(jié)構(gòu)的電路圖。如圖6(b)所 示，SCj包含置位用晶體管Tra、輸出用晶體管Trb、復(fù)位用晶體管Trd、電位提供用晶體管 Tre Trg、短路用晶體管Trk、及電容C。此外，晶體管Tra、Trb、Trd Trg、Trk分別是N 溝道晶體管。此處，Trb的源極端子與電容C的第一電極相連接，Tra的柵極端子(控制端子) 及漏極端子相連接，并且Tra的源極端子與Trb的柵極端子和電容C的第二電極相連接。另 外，Trk的漏極端子與Trb的柵極端子相連接，并且Trk的源極端子與Trb的源極端子相連 接，且Trk的柵極端子與Trb的漏極端子相連接。另外，Trd的漏極端子與Trb的柵極端子 相連接，并且Trd的源極端子與低電位側(cè)電源Vss相連接。另外，Tre Trg的各漏極端子與Trb的源極端子相連接，并且Tre Trg的各源極端子與低電位側(cè)電源Vss相連接。而 且，Tra的控制端子與節(jié)點(diǎn)Qfj相連接，Trb的漏極端子與節(jié)點(diǎn)CKAj相連接，Tre的柵極端 子與節(jié)點(diǎn)CKBj相連接，Trf的柵極端子與節(jié)點(diǎn)CKCj相連接，Trg的柵極端子與節(jié)點(diǎn)CKDj相 連接，Trd的柵極端子與節(jié)點(diǎn)CL相連接，Trb的源極端子與節(jié)點(diǎn)Qoj相連接。此外，將Tra 的源極端子、電容C的第二電極、及Trb的柵極端子的連接點(diǎn)作為節(jié)點(diǎn)netAj。此外，移位電路SCi (i = 1 2n-2)的各節(jié)點(diǎn)(Qfi、Qbi、CKAi、CKBi、CKCi、CKDi、 Qoi)及移位電路 SCj (j = (2n-l) 2n)的各結(jié)點(diǎn)(Qfj、CKAj、CKBj、CKCj、CKDj、CL、Qoj) 的連接目標(biāo)如圖5所示。以下，說明移位寄存器10f、10g的動(dòng)作。圖7是表示垂直同步信號(hào)VSYNC、柵極起 始脈沖信號(hào)GSP1、GSP2、第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3、第四時(shí)鐘 信號(hào)CK4、柵極導(dǎo)通脈沖信號(hào)Gi (i = 1 2η)、第一清零信號(hào)CLRl及第二清零信號(hào)CLR2的 各波形的時(shí)序圖。此外，CKl CK4各自在一個(gè)周期中的“H”期間為一個(gè)時(shí)鐘期間，“L”期 間為三個(gè)時(shí)鐘期間，與CKl下降同步地，CK2上升，與CK2下降同步地，CK3上升，與CK3下降 同步地，CK4上升，與CK4下降同步地，CKl上升。另外，GSP2的上升沿是從GSPl的上升沿 起經(jīng)過了一個(gè)時(shí)鐘期間后。此處，CKl CK4伴隨激活上升的部分傾斜，倒鉤部分為折線形 狀。即，倒鉤部分的一部分(第一區(qū)域)傾斜，倒鉤部分的剩余部分(第二區(qū)域)與時(shí)間軸 垂直。首先，在圖7的tO，若通過GSPl的緩慢激活使Qfl的電位上升，則SCl的Tra導(dǎo) 通，netAl的電位從“L”變?yōu)椤癏”。因此，SCl的Trb也導(dǎo)通，向Qol輸出CKl。即，Gl保持 “L”不變。在從tO經(jīng)過了一個(gè)時(shí)鐘期間后的tl，GSPl呈折線狀地下降成為“L”，但netAl的 電位因SCl的電容C而維持在“H”，SCl的Trb也保持導(dǎo)通。另外，在tl，若通過GSP2的激 活使得Qf2的電位上升，則SC2的Tra導(dǎo)通，netA2的電位從“L”變?yōu)椤癏”。因此，SC2的 Trb也導(dǎo)通，向Qo2輸出CK2。即，G2保持“L”不變。在從tl經(jīng)過了一個(gè)時(shí)鐘期間后的t2，由于CKl緩慢地上升，因此，Gl也被激活成 “H”。此時(shí)，netAl的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過Gl的激 活使得Qf3的電位上升，則SC3的Tra導(dǎo)通，netA3的電位從“L”變?yōu)椤癏”。因此，SC3的 Trb也導(dǎo)通，向Qo3輸出CK3。S卩，G3保持“L”不變。另外，在t2，GSP2呈折線狀地下降成 為“L”，但netA2的電位因SC2的電容C而維持在“H”，SCl的Trb也保持導(dǎo)通。在從t2開始經(jīng)過了一個(gè)時(shí)鐘期間后的t3，CKl呈折線狀地下降成為“L”，netAl 的電位也變回“H”，但是由于SCl的Trb仍然導(dǎo)通，因此，持續(xù)向Qol輸出CK1。因此，Gl從 “H”變?yōu)椤癓”即非激活，并維持非激活。此外，即使使Gl非激活而成為“L”，但netA3的電 位因SC3的電容C而維持在“H”，SC3的Trb保持導(dǎo)通。另外，在t3，由于CK2緩慢地上升， 因此，使G2也被激活成“H”。此時(shí)，netA2的電位因電容C而被升壓到高于“H”的電位。另 外，在t3，若通過G2的激活使Qf4的電位上升，則SC4的Tra導(dǎo)通，netA4的電位從“L”變 為“H”。因此，SC4的Trb也導(dǎo)通，向Qo4輸出CK4。即，G4保持“L”不變。此外，在t3時(shí) CK2緩慢上升，SCl的Qol與Vss相連接，Gl被拉回“L”。在從t3經(jīng)過了一個(gè)時(shí)鐘期間后的t4，由于CK3緩慢地上升，因此，G3也被激活成 “H”。此時(shí)，netA3的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G3的激活使Qb 1的電位上升，則SCl的Trd導(dǎo)通，netAl與Vss相連接，其電位從“H”變?yōu)椤癓”。 因此，SCl的Trb截止，不向Qol輸出CKl。另外，在t4，CK3緩慢地上升，因此SCl的Tre導(dǎo) 通，Qol與Vss相連接，其電位回落到“L” (Gl被拉回到“L”)。另外，在t4，CK2呈折線狀地 下降成為“L”，netA2的電位也變回“H”，但是由于SC2的Trb仍然導(dǎo)通，因此，持續(xù)向Qo2輸 出CK2。因此，G2從“H”變?yōu)椤癓”即非激活，并維持非激活。此外，在t4，CK3緩慢地上升， SC2的Qo2與Vss相連接，G2也被拉回到“L”。在從t4經(jīng)過了一個(gè)時(shí)鐘期間后的t5，由于CK4緩慢地上升，因此，G4也被激活成 “H”。此時(shí)，netA4的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G4的激 活使Qb2的電位上升，則SC2的Trd導(dǎo)通，netA2與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC2的Trb截止，不向Qo2輸出CK2。另外，在t5，CK4緩慢地上升，因此SC2的Tre導(dǎo) 通，Qo2與Vss相連接，其電位回落到“L”(G2被拉回到“L”)。另外，在t5，CK3呈折線狀 地下降成為“L”，netA3的電位也變回“H”，但是由于SC3的Trb仍然導(dǎo)通，因此，持續(xù)向Qo3 輸出CK3。因此，G3從“H”變?yōu)椤癓”即非激活，并維持非激活。此外，在t5，CK4緩慢上升， SC 1的Qol與Vss相連接，Gl也被拉回“L”。另外，SC3的Qo3與Vss相連接，G3也被拉回 到 “L”。在從t5經(jīng)過了一個(gè)時(shí)鐘期間后的t6，由于CKl緩慢上升，因此G5也被激活成為 “H”。此時(shí)，netA5的電位因電容C而被升壓到高于“H”的電位。另一方面，若通過G5的激 活使Qb3的電位上升，則SC3的Trd導(dǎo)通，netA3與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC3的Trb截止，不向Qo3輸出CK3。另外，在t6，CKl緩慢地上升，因此SC3的Tre導(dǎo) 通，Qo3與Vss相連接，其電位回落到“L” (G3被拉回到“L”)。另外，在t6，CK4呈折線狀地 下降成為“L”，netA4的電位也變回“H”，但是由于SC4的Trb仍然導(dǎo)通，因此，持續(xù)向Qo4輸 出CK4。因此，G4從“H”變?yōu)椤癓”即非激活，并維持非激活。此外，在t6，CKl緩慢地上升， SC3的Qo3與Vss相連接，G3被拉回到“L”。另外，SC2的Qo2與Vss相連接，G2也被拉回 到“L”。另外，SC4的Qo4與Vss相連接，G4也被拉回到“L”。在從t6經(jīng)過了一個(gè)時(shí)鐘期間后的t7，由于CK2緩慢上升，因此G6也被激活成為 “H”。此時(shí)，netA6的電位因電容C而被升壓到高于“H”的電位。另一方面，若G6的激活引 起Qb4的電位上升，則SC4的Trd導(dǎo)通，netA4與Vss相連接，其電位從“H”變?yōu)椤癓”。因 此，SC4的Trb截止，不向Qo4輸出CK4。另外，在t7，CK2緩慢地上升，因此SC4的Tre導(dǎo) 通，Qo4與Vss相連接，其電位回落到“L” (G4被拉回到“L”)。而且，在tx，由于CK3緩慢地上升，因此，G(2n_l)也被激活成“H”。此時(shí)， netA (2n-l)的電位因電容C而被升壓到高于“H”的電位。另外，在從tx經(jīng)過了一個(gè)時(shí)鐘期間后的ty，由于CK4緩慢地上升，因此，G(2n)也 被激活成“H”。此時(shí)，netA(2η)的電位因電容C而被升壓到高于“H”的電位。另外，在ty， CK3呈折線狀地下降成為“L”，netA(2n-l)的電位也變回“H”，但是由于SC(2n_l)的Trb仍 然導(dǎo)通，因此，持續(xù)向Qo (2n-l)輸出CK4。因此，G(2n_l)從“H”變?yōu)椤癓”即非激活，并維持
非激活。在從ty經(jīng)過了一個(gè)時(shí)鐘期間后的tz，由于第一清零信號(hào)CLRl被激活成“H”，因此 SC(2n-l)的Trd導(dǎo)通，netA(2n-l)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC(2n_l) 的Trb截止，不向Qo(2n-l)輸出CK3。而且，CKl緩慢地上升，因此SC(2n_l)的Tre導(dǎo)通，Qo(2n-l)與Vss相連接，其電位回落到“L” (G(2n-1)被拉回到“L”)。另外，在tz，CK4呈 折線狀地下降成為“L”，netA(2n)的電位也變回“H”，但是由于SC(2n)的Trb仍然導(dǎo)通，因 此，持續(xù)向Qo(2n)輸出CK4。因此，G(2n)從“H”變?yōu)椤癓”即非激活，并維持非激活。在從ty經(jīng)過了一個(gè)時(shí)鐘期間后的tw，由于第二清零信號(hào)CLR2被激活成為“H”，因 此SC (2η)的Trd導(dǎo)通，netA(2n)與Vss相連接，其電位從“H”變?yōu)椤癓”。因此，SC (2η)的 Trb截止，不向Qo (2η)輸出CK4。而且，CK2緩慢地上升，因此SC (2η)的Tre導(dǎo)通，Qo (2η) 與Vss相連接，其電位回落到“L” (G(2n)被拉回到“L”)。由此，在移位寄存器IOf中，來自各移位電路SCi (i = 1，3，5... 2n-l)的柵極導(dǎo)通 脈沖信號(hào)Gi依次激活一定期間，從第一級(jí)的移位電路SCl到最后級(jí)的移位電路SC(2n-l) 依次輸出脈沖？1，？3... (211-1)。另外，在移位寄存器IOg中，來自各移位電路SCi (i = 2， 4,6... 2η)的柵極導(dǎo)通脈沖信號(hào)Gi依次激活一定期間，從第一級(jí)的移位電路SC2到最后級(jí) 的移位電路SC(2η)依次輸出脈沖Ρ2，Ρ4. . .P(2η)。此處，在各移位電路SCi (i = i 2η)中，若CKl CK4的上升沿(伴隨激活的上 升沿)及下降沿(倒鉤)急劇變化，則會(huì)有以下現(xiàn)象發(fā)生即，即使晶體管Trb的柵極端子 為“L”，其源極-漏極端子間也有電流流過，或晶體管Tre Trg的導(dǎo)通/截止導(dǎo)致節(jié)點(diǎn)Qoi 的電位擺動(dòng)，由此，在柵極導(dǎo)通脈沖信號(hào)Gi中發(fā)生非激活時(shí)的電位紊亂等異常。然而，在本 移位寄存器10f、10g中，由于CKl CK4的上升沿(伴隨激活的上升沿)及下降沿(倒鉤) 緩慢變化，因此可以抑制上述現(xiàn)象的發(fā)生，柵極導(dǎo)通脈沖信號(hào)不易發(fā)生異常。另外，各時(shí)鐘信號(hào)的倒鉤部分的一部分(第一區(qū)域)為斜坡，剩余部分(第二區(qū) 域)相對(duì)于時(shí)間軸垂直，因此可使時(shí)鐘信號(hào)高頻化。另外，柵極導(dǎo)通脈沖信號(hào)的倒鉤部分的 一部分也為斜坡，其剩余部分也相對(duì)于時(shí)間軸垂直，因此與使整個(gè)倒鉤部分相同地傾斜的 情況相比，能夠提高像素充電率。此外，在圖8的斜坡電路13中能夠使用例如圖9(a)、(b)那樣的電路。在圖9(a) 中，將mi與晶體管Tr3(N溝道)的柵極相連接，將IN2與晶體管Tr4(N溝道)的柵極相連 接，將晶體管Tr3的漏極與VGH相連接，將晶體管Tr4的源極與Vss相連接，將晶體管Tr3 的源極和Tr4的漏極與OUT相連接。在該結(jié)構(gòu)中，若向mi輸入上升沿及下降沿都傾斜的 脈沖信號(hào)X，向IN2輸入在X的下降沿途中急劇地上升的矩形波信號(hào)Y(強(qiáng)制低電平(Low) 信號(hào))，則能夠從OUT得到伴隨激活上升的部分傾斜、倒鉤部分只有一部分傾斜的信號(hào)。此 夕卜，脈沖信號(hào)X可以由例如圖9(b)的電路得到。在圖9(b)中，電阻R2的一端與mi相連 接，電阻R2的另一端與電容C2的一個(gè)電極及晶體管Trl (N溝道)的柵極相連接，電容C2 的另一個(gè)電極與Vss相連接，電阻R3的一端與IN2相連接，電阻R3的另一端與電容C3的 一個(gè)電極及晶體管Tr2(N溝道)的柵極相連接，電容C3的另一個(gè)電極與Vss相連接，晶體 管Trl的漏極與VGH相連接，晶體管Tr2的源極與Vss相連接，晶體管Trl的源極和Tr2的 漏極與OUT相連接。在該結(jié)構(gòu)中，若向mi、IN2輸入相位相反的矩形波信號(hào)(時(shí)鐘信號(hào))， 則能夠從OUT獲得伴隨激活上升的部分及倒鉤部分都傾斜的信號(hào)(脈沖信號(hào)X)。此外，在圖8的斜坡電路13中能夠使用例如圖10 (a)、(b)那樣的電路。在圖10 (a) 中，將mi與晶體管Tr5 (N溝道)的柵極相連接，將IN2與晶體管Tr6(N溝道)的柵極相連 接，將晶體管Tr5的漏極與VGH相連接，將晶體管Tr6的源極與Vss相連接，將晶體管Tr5 的源極和Tr6的漏極與OUT相連接，將OUT通過電容C4與Vss相連接。在該結(jié)構(gòu)中，若向INl輸入僅上升沿傾斜的脈沖信號(hào)Z，向IN2輸入在脈沖信號(hào)Z下降后急劇地上升的矩形波 信號(hào)Y (強(qiáng)制低電平(Low)信號(hào))，則能夠從OUT得到伴隨激活上升的部分傾斜、倒鉤部分只 有一部分傾斜的信號(hào)。此外，脈沖信號(hào)Z可以由例如圖10(b)的電路得到。S卩，電阻R2的 一端與mi相連接，電阻R2的另一端與電容C2的一個(gè)電極及晶體管Trl (N溝道)的柵極 相連接，電容C2的另一個(gè)電極與Vss相連接，電阻R3的一端與IN2相連接，電阻R3的另一 端與晶體管Tr2 (N溝道)的柵極相連接，晶體管Trl的漏極與VGH相連接，晶體管Tr2的源 極與Vss相連接，晶體管Trl的源極和Tr2的漏極與OUT相連接。在該結(jié)構(gòu)中，若向IN1、 IN2輸入相反相位的矩形波信號(hào)(時(shí)鐘信號(hào))，則能夠從OUT獲得僅伴隨著激活上升的部分 傾斜的信號(hào)(脈沖信號(hào)Z)。本發(fā)明并不限于上述實(shí)施方式，基于技術(shù)常識(shí)對(duì)上述實(shí)施方式進(jìn)行適當(dāng)變更或?qū)?其組合而得到的方式也包括在本發(fā)明的實(shí)施方式內(nèi)。工業(yè)上的實(shí)用性本顯示面板驅(qū)動(dòng)電路及晶體管適用于液晶顯示裝置。
權(quán)利要求
一種顯示面板的驅(qū)動(dòng)電路，包括由輸出信號(hào)線選擇信號(hào)單位電路級(jí)聯(lián)連接而構(gòu)成的移位寄存器，其特征在于，向所述單位電路輸入時(shí)鐘信號(hào)、和起始脈沖信號(hào)或從其他級(jí)輸出的信號(hào)線選擇信號(hào)，該時(shí)鐘信號(hào)激活后的倒鉤部分包括斜坡狀的第一區(qū)域和比所述第一區(qū)域更陡的第二區(qū)域。
2.如權(quán)利要求1所述的顯示面板驅(qū)動(dòng)電路，其特征在于， 所述第二區(qū)域與時(shí)間軸實(shí)質(zhì)性地垂直。
3.如權(quán)利要求1所述的顯示面板驅(qū)動(dòng)電路，其特征在于，所述時(shí)鐘信號(hào)伴隨激活上升的部分或伴隨激活下降的部分傾斜。
4.如權(quán)利要求1至3的任一項(xiàng)所述的顯示面板驅(qū)動(dòng)電路，其特征在于，在成為除了最后級(jí)以外的級(jí)的單位電路中，包括置位用晶體管、輸出用晶體管、復(fù)位用 晶體管、電位提供用晶體管、及電容，在所述單位電路中，向置位用晶體管的控制端子輸入所述起始脈沖信號(hào)或前一級(jí)的信號(hào)線選擇信號(hào)， 向復(fù)位用晶體管的控制端子輸入后一級(jí)的信號(hào)線選擇信號(hào)， 向輸出用晶體管的第一導(dǎo)通端子輸入所述時(shí)鐘信號(hào)， 向電位提供用晶體管的控制端子輸入與所述時(shí)鐘信號(hào)不同的時(shí)鐘信號(hào)， 輸出用晶體管的第二導(dǎo)通端子與電容的第一電極相連接，置位用晶體管的控制端子及 第一導(dǎo)通端子相連接，并且置位用晶體管的第二導(dǎo)通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，復(fù)位用晶體管的第一導(dǎo)通端子與輸出用晶體管的控制端子相連接，并且復(fù)位用晶體管 的第二導(dǎo)通端子與恒壓源相連接，電位提供用晶體管的第一導(dǎo)通端子與輸出用晶體管的第二導(dǎo)通端子相連接，并且電位 提供用晶體管的第二導(dǎo)通端子與恒壓源相連接， 輸出用晶體管的第二導(dǎo)通端子為輸出端子。
5.如權(quán)利要求1至4的任一項(xiàng)所述的顯示面板驅(qū)動(dòng)電路，其特征在于，在成為最后級(jí)的單位電路中，包括置位用晶體管、輸出用晶體管、復(fù)位用晶體管、電位 提供用晶體管、及電容，在所述單位電路中，向置位用晶體管的控制端子輸入前一級(jí)的信號(hào)線選擇信號(hào)， 向復(fù)位用晶體管的控制端子輸入清零信號(hào)，向電位提供用晶體管的控制端子輸入與所述時(shí)鐘信號(hào)不同的時(shí)鐘信號(hào)， 向輸出用晶體管的第一導(dǎo)通端子輸入時(shí)鐘信號(hào)，輸出用晶體管的第二導(dǎo)通端子與電容的第一電極相連接，置位用晶體管的控制端子及 第一導(dǎo)通端子相連接，并且置位用晶體管的第二導(dǎo)通端子與輸出用晶體管的控制端子和電 容的第二電極相連接，復(fù)位用晶體管的第一導(dǎo)通端子與輸出用晶體管的控制端子相連接，并且復(fù)位用晶體管 的第二導(dǎo)通端子與恒壓源相連接，電位提供用晶體管的第一導(dǎo)通端子與輸出用晶體管的第二導(dǎo)通端子相連接，并且電位 提供用晶體管的第二導(dǎo)通端子與恒壓源相連接， 輸出用晶體管的第二導(dǎo)通端子為輸出端子。
6.如權(quán)利要求1至5的任一項(xiàng)所述的顯示面板驅(qū)動(dòng)電路，其特征在于，向所述移位寄存器提供彼此相位不同的兩個(gè)以上的時(shí)鐘信號(hào)，將其中兩個(gè)時(shí)鐘信號(hào)中 的一個(gè)輸入到成為奇數(shù)級(jí)的單位電路，將所述兩個(gè)時(shí)鐘信號(hào)中的另一個(gè)輸入到成為偶數(shù)級(jí) 的單位電路。
7.如權(quán)利要求6所述的顯示面板驅(qū)動(dòng)電路，其特征在于， 所述兩個(gè)時(shí)鐘信號(hào)各自的相位彼此偏移半個(gè)周期。
8.如權(quán)利要求4所述的顯示面板驅(qū)動(dòng)電路，其特征在于，所述置位用晶體管、輸出用晶體管、復(fù)位用晶體管、及電位提供用晶體管分別為N溝道 晶體管。
9.如權(quán)利要求8所述的顯示面板驅(qū)動(dòng)電路，其特征在于，所述各晶體管的控制端子為柵極端子，第一導(dǎo)通端子為漏極端子，第二導(dǎo)通端子為源 極端子。
10.如權(quán)利要求5所述的顯示面板驅(qū)動(dòng)電路，其特征在于，所述各晶體管的控制端子為柵極端子，第一導(dǎo)通端子為源極端子，第二導(dǎo)通端子為漏 極端子。
11.如權(quán)利要求1至10的任一項(xiàng)所述的顯示面板驅(qū)動(dòng)電路，其特征在于，包括基于所輸入的同步信號(hào)來生成所述時(shí)鐘信號(hào)及起始脈沖信號(hào)的定時(shí)控制器。
12.如權(quán)利要求1至11的任一項(xiàng)所述的顯示面板驅(qū)動(dòng)電路，其特征在于， 包括用于在時(shí)鐘信號(hào)的所述倒鉤部分中形成第一及第二區(qū)域的斜坡電路。
13.一種液晶顯示裝置，其特征在于，包括權(quán)利要求1至12中的任一項(xiàng)所述的液晶面板驅(qū)動(dòng)電路和液晶面板。
14.如權(quán)利要求13所述的液晶顯示裝置，其特征在于， 所述移位寄存器在液晶面板中形成為單片。
15.如權(quán)利要求14所述的液晶顯示裝置，其特征在于， 所述液晶面板使用非晶硅形成。
16.如權(quán)利要求14所述的液晶顯示裝置，其特征在于， 所述液晶面板使用多晶硅形成。
17.—種顯示面板的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)包含由輸出信號(hào)線選擇信號(hào)的單位電路級(jí)聯(lián)連接而構(gòu)成的移位寄存器的顯 示面板，其特征在于，向所述單位電路輸入起始脈沖信號(hào)或從其他級(jí)輸出的信號(hào)線選擇信號(hào)、以及 時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)激活后的倒鉤部分包括斜坡狀的第一區(qū)域和比所述第一區(qū)域要 陡的第二區(qū)域。
全文摘要
本發(fā)明的目的在于提供一種顯示面板驅(qū)動(dòng)電路及顯示面板的驅(qū)動(dòng)方法。所述顯示面板驅(qū)動(dòng)電路包括由輸出信號(hào)線選擇信號(hào)(G1～Gm)的單位電路級(jí)聯(lián)連接而構(gòu)成的移位寄存器，向所述單位電路輸入時(shí)鐘信號(hào)(CK1、CK2)、和起始脈沖信號(hào)(GSP)或從其他級(jí)輸出的信號(hào)線選擇信號(hào)(G1～Gm)，所述時(shí)鐘信號(hào)(CK1、CK2)激活后的倒鉤部分包括斜坡狀的第一區(qū)域和比所述第一區(qū)域更陡的第二區(qū)域。根據(jù)所述結(jié)構(gòu)，能夠?qū)崿F(xiàn)可以抑制柵極導(dǎo)通脈沖信號(hào)的異常，并且可以提高像素充電率和使時(shí)鐘信號(hào)高頻化的顯示面板驅(qū)動(dòng)電路及顯示面板驅(qū)動(dòng)方法。
文檔編號(hào)G09G3/36GK101971241SQ200880128020
公開日2011年2月9日 申請(qǐng)日期2008年12月4日 優(yōu)先權(quán)日2008年3月19日
發(fā)明者太田裕己, 巖本明久, 廣兼正浩, 森井秀樹, 水永隆行 申請(qǐng)人:夏普株式會(huì)社