專利名稱：一種具有44個管腳的led顯示屏的控制芯片的制作方法
技術領域：
本實用新型涉及芯片領域，尤其涉及一種具有44個管腳的LED顯示 屏的控制芯片。
背景技術：
LED顯示屏用于顯示文字、圖像、動畫及錄像等，其具有播放、顯示 等多種應用功能。現有技術中，LED顯示屏控制信號的接收、處理是由掃 描板上的接收卡完成的，接收卡接收發送卡傳來的數字信號，處理成單元 板需要的控制信號，直接發送給單元板上的驅動芯片，以驅動LED燈點。 其中，單元板上的放大器處在接收卡與驅動芯片之間，只對信號進行放大、 整形，而不起到任何處理作用。
由于顯示屏所需要的數據都必須由掃描板上的接收卡完成處理，使掃 描板的硬件需要完成多種功能，負擔較重，掃描的性能較差，降低了 LED 顯示屏的顯示效果。 '
隨著LED顯示屏的控制芯片的發展，控制芯片亟需合理的管腳設置，
因此，現有技術存在缺陷，有待于進一步改進和發展。
實用新型內容
本實用新型提供了一種具有44個管腳的LED顯示屏的控制芯片，該控 制芯片包括存儲單元與控制單元，本發明所述的控制單元，實現了掃描板 上接收卡對于接收到的信號的處理功能，從而提高了 LED顯示屏的顯示效果；或者，在獲得相同的顯示效果情況下，降低了 LED顯示屏的成本。每
個控制芯片能驅動若干串級聯的驅動芯片，每個驅動芯片又可控制若干個
LED燈。LED顯示系統有時需要多個控制芯片級聯，才能控制所有的LED 燈。
本實用新型在于提供一種具有44個管腳的LED顯示屏的控制芯片，其 包括一四邊形的封裝體，所述封裝體中封裝設置控制電路、基片和焊盤， 所述封裝體表面的任一邊角上設置有標記，其以所述標記為起點，從所述 封裝體四個側邊上引出44個管腳，
所述控制芯片的第一個管腳，同基片連接，接地；
所述控制芯片的第二個管腳，用作全局異步復位端；
所述控制芯片的第三個管腳，用于向外部級聯的驅動芯片輸出時鐘信
所述控制芯片的第四個管腳 第一個通道；
所述控制芯片的第五個管腳 第二個通道；
所述控制芯片的第六個管腳
掃描的方式為兩掃、四掃或/\掃;
所述控制芯片的第七個管腳 第三個通道；
所述控制芯片的第八個管腳
第四個通道；
所述控制芯片的第九個管腳
用作向下 一級控制芯片輸出級聯數據的 用作向下 一 級控制芯片輸出級聯數據的
同第三十七個管腳共同作用，用于設置 用作向下 一級控制芯片輸出級聯數據的 用作向下一級控制芯片輸出級聯數據的
用作指示級聯數據包為有效輸出指示信
號的輸出端；
所述控制芯片的第十個管腳，用作測試數據輸入通道； 所述控制芯片的第十一個管腳，用于行選^H言號的最低位 所述控制芯片的第十二個管腳，用于行選擇信號的次高位 所述控制芯片的第十三個管腳，用于行選^奪信號的最高位所述控制芯片的第十四個管腳，用于向其所連接的第 一組驅動芯片傳
輸數據；
所述控制芯片的第十五個管腳，用于輸出串行時鐘； 所述控制芯片的第十六個管腳，同基片連接，用于接地； . 所述控制芯片的第十七個管腳，作為Vcc端，用于連接電源； 所述控制芯片的第十八個管腳，用于向連接的恒流驅動芯片輸出使能 信號；
所述控制芯片的第二十個管腳，作為Vcc端，用于連接電源； 所述控制芯片的第二十一個管腳，用于向其連接的第二組驅動芯片傳 輸數據；
所述控制芯片的第二十二個管腳，用于連接到一個LED指示燈，在控
制芯片存在故障時，使該LED指示燈變亮；
所述控制芯片的第二十三個管腳，與本級控制芯片的接地端或電源連
接，用于對級聯系統的輸出時鐘的模式進行設置；
所述控制芯片的第二十四個管腳，用作上行的測試數據包的輸出通道； 所述控制芯片的第二十五個管腳，用于指示在時鐘信號上采集到的級
聯數據包是否有效；
所述控制芯片的第二十六管腳，用作級聯數據包輸入的第四個通道； 所述控制芯片的第二十七個管腳，同基片連接，用于接地； 所述控制芯片的第二十八個管腳，用作級聯數據包輸入的第三個通道； 所述控制芯片的第二十九個管腳，用作級聯數據包輸入的第二個通道； 所述控制芯片的第三十個管腳，用作級聯數據包輸入的第一個通道； 所述控制芯片的第三十一個管腳，用作級聯時鐘的輸入端； 所述控制芯片的第三十二個管腳，作為Vcc端，用于連接電源； 所述控制芯片的第三十三個管腳，同基片連接，用于接地； 所述控制芯片的第三十四個管腳，與恒流驅動芯片相連接，作為故障
報告通道，用于在所述驅動芯片存在故障時，報告給所述控制芯片；
所述控制芯片的第三十五個管腳，用于向所連接的第三組驅動芯片傳
輸數據；
所述控制芯片的第三十六個管腳，用于對驅動芯片上的有效電平進行 設置；
所述控制芯片的第三十七個管腳，同第六個管腳共同作用，用于設置掃4笛的方式為兩掃、四掃或/\才3;
所述控制芯片的第三十八個管腳，未定義，備用； 所述控制芯片的第三十九個管腳，用于測試的同步信號的輸出； 所述控制芯片的第四十個管腳，用于控制所述控制芯片是否處于測試 模式；
所述控制芯片的第四十一個管腳，用于控制所述控制芯片是否處于 SRAM測試模式；
所述控制芯片的第四十二個管腳，用于設置同恒流驅動芯片之間的數 據通道的有效性；
所述控制芯片的第四十三個管腳，用于設置輸入級聯數據包的各通道 的有效性；
所述控制芯片的第四十四個管腳，用于給所連接的第四組驅動芯片傳
輸數據。
所述標記位于所述封裝體的正表面或背面的任意邊角上，標記可以為 印刷層、凸起層、凹層中的一種。 .
所述封裝體的四邊形為菱形、正方形、長方形中的一種；所述標記可 以為圓形、方形、星形、三角形、正多邊形中的一種。
所述管腳以所述標記為起點，按逆時針或者順時針方向，順序分布在 所述封裝體的四個側邊上。
設置所述第四個管腳、所述第五個管腳、所述第七個管腳及所述第八
個管腳中的三個管腳為接地或備用；并且設置所述第二十六個管腳、所述
第二十八個管腳、所述第二十九個管腳及所述第三十個管腳中的三個管腳
為接地或備用；用于單線傳輸級聯數據。 . 與現有技術相比，本實用新型的優越性為以下幾點
一，以提高LED屏體顯示性能為出發點，減小了最小亮度時間，使顯
示頻率和亮度、深度的功能得以提高；對亮度進行均一化處理，使畫面能
夠得到更好的拍攝效果；通過相關設置，使掃描頻率可調，從而獲得更好
的視覺效果。
二，它針對近幾年市場反饋的新的需求增加了級聯接口檢測，與某些恒流驅動芯片配合對屏體進行檢測等，并且將檢測結果能夠以數據包的形 式回傳。
三，輸入數據釆用網絡數據包的形式，可以避免無效數據的傳輸，并 且增加了對錯誤數據進行識別的功能，因此芯片在LED屏體上工作會更加 穩定。 .
四，使數據級聯傳輸和本地輸出時的順序更加合理，非線性亮度曲線 調整可由系統根據需要定制，這些特點使芯片的使用會更加符合用戶的習 慣。
圖1為本實用新型控制芯片的結構示意圖； 圖2為本實用新型控制芯片的連接示意圖。
具體實施方式
以下結合附圖，對本實用新型的較佳實施例作進一步詳細說明。 實施例1
本實施例提供了的一種具有44個管腳的LED顯示屏的控制芯片，用于 承擔現有技術掃描單元的掃描控制功能。
如圖1所示，控制芯片定義有44個管腳，即控制芯片100，本實施例 提供的控制芯片100,其控制電路設置在基片上，控制電路、焊盤和基片被 封裝在一個四邊形的封裝體101中。封裝體101表面的任一邊角上設置有 標記102,控制芯片100的管腳以標記102為起點，按預設置順序分布在封 裝體101的四周，在本實施例中，各管腳按照逆時針的方向^順序均勻分 布在封裝體101的四周，也就是分布在封裝體101表面的四個邊上。同樣 的，控制芯片100的管腳也可以以標記102為起點，按照順時針方向，順 序均勻分布在封裝體101的四周，這里不再贅述。本實施例中封裝體101為一正方形，也可以根據需要設置為矩形或者菱形；其正面上的標記102
為圓形，也可以根據需要設置為方形、星形、三角形、正多邊形或其他形
狀；標記采用印刷層，也可以根據需要采用凸起層、凹層或其他形式實現， 只需對使用者起到標示管腳的作用即可。
從封裝體101四個側邊上引出44個管腳
控制芯片100的封裝體101的第一個管腳，即PIN1,也就是以標記102 為起點，按逆時針方向的順序，所得到的第一個管腳，后面依次類推，不 再贅述。
控制芯片IOO第一個管腳I,即PINl,同基片連接，用于接地，也稱 作GND端。
控制芯片100的第二個管腳2，即PIN2，用于全局異步復位端，也就 是RESETB端，當啟動控制芯片100時，將該芯片恢復到控制芯片100的 預設的初始狀態。
控制芯片100的第三個管腳3，即PIN3，也稱作CLOUT,用于向外部
級聯的驅動芯片輸出時鐘信號。
控制芯片100的第四個管腳4，即PIN4，也稱作DOUTO，與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第 一個通道。
控制芯片100的第五個管腳5，即PIN5，也稱作DOUTl,與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第二個通道。
控制芯片100的第六個管腳6,即PIN6，也稱作SETSl,同第三十七 個管腳共同作用，即pin37，用于i殳置掃描的方式為四掃或八掃；例如兩 個管腳均與VCC連接，掃描方式為四掃，兩個管腳均與GND連接，掃描
方式為爿\掃。 '
)入i _L h a a/ /— t 人 ri丄一 o t^vt、 l一y二 /二 t、 z、 t Tm<-\ /^* ~-1" 力t7 1厶
3S市'卜"/1丄UU曰'、J矛^CT"r^卩/ , P廣iM丄N/,仏不J、TF UUU丄Z, 刁I--夕從4i
制芯片連接，用于向下 一級控制芯片輸出級聯數據包的第三個通道。
控制芯片100的第八個管腳8，即PIN8，也稱作DOUT3，與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第四個通道。控制芯片100的第九個管腳9，即PIN9，也稱作DSOUT,與下一級控 制芯片中的D SIN連接，用于指示級聯數據包為有效輸出的輸出端。
控制芯片IOO的第十個管腳IO,即PINIO,也稱作TDIN，與下一級控 制芯片的TDOUT管腳連接；如果是最后一顆控制芯片，該管腳反接與VCC
連接，用于測試數據輸入通道。
控制芯片100的第十一個管腳11,即PINll，也稱作HC，與下一級控 制芯片連接，用于行選通信號的最高位。
控制芯片100的第十二個管腳12,即PIN12,也稱作HB，與下一級控 制芯片連接，用于行選通信號的次高位。
控制芯片100的第十三個管腳13,即PIN13,也稱作HA,與下一級控 制芯片連接，用于行選通信號的最低位。
控制芯片100的第十四個管腳14,即PIN14,也稱作SDA,與第一組 恒流驅動芯片串行連接，用于向所連接的第一組驅動芯片傳輸數據。
控制芯片100的第十五個管腳15,即PIN15,也稱作SCK,連接到恒 流驅動芯片的時鐘輸入端，用于串行時鐘輸出。
控制芯片100的第十六個管腳16,即PIN16,同基片連接，用于接地， 也稱作GND端。
控制芯片100的第十七個管腳17,即PIN17，與外部電源連接，作為 控制芯片100的VCC端。
控制芯片100的第十八個管腳18,即PIN18,也稱作LAT,用于向恒 流驅動芯片輸出并行加載信號。
控制芯片100的第十九個管腳19,即PIN19,也稱作OEB,與恒流驅 動芯片的輸出使能端連接，用于向連接的恒流驅動芯片輸出使能信號。
控制芯片100的第二十個管腳20，即PIN20,作為VCC端，用于連接 電源。
控制芯片100的第二十一個管腳21,即PIN21,也稱作SDB,與第二 紐恒流驅動芯片串行連接，用于向所連接的第二組驅動芯片傳輸數據。
控制芯片100的第二十二個管腳22,即PIN22,也稱作LEDOUT,用 于連接到一個LED指示燈，在控制芯片存在故障時，使該LED指示燈變亮。
控制芯片100的第二十三個管腳23，即PIN23,也稱作SETCKO,與 本一級控制芯片的VCC或GND連接，來選擇本一級控制芯片給下一級控制芯片的輸出時鐘信號。
控制芯片100的第二十四個管腳24,即PIN24，也稱作TDOUT,與上 一級控制芯片的TDIN連接，用于上行的測試數據包的輸出通道。
控制芯片100的第二十五個管腳25,即PIN25，也稱作DSIN，與上一 級控制芯片的DSOUT連接，用于指示在時鐘信號上采集到的級聯數據包是
否有效。
控制芯片100的第二十六管腳26，即PIN26,也稱作DIN3，與上一級 控制芯片中的D0UT3連接，用于級聯數據包輸入的第四個通道。
控制芯片100的第二十七個管腳27,所述PIN27,同基片連4妄，用于
接地，也稱作GND端。
控制芯片100的第二十八個管腳28,即PIN28,也稱作DIN2，與上一 級控制芯片中的DOUT2連接，用于級聯數據包輸入的第三個通道。
控制芯片100的第二十九個管腳29,即PIN29,也稱作DINl,與上一 級控制芯片中的D0UT1連接，用于級聯數據包輸入的第二個通道。
控制芯片100的第三十個管腳30,即PIN30,也稱作DINO,與上一級 控制芯片中的DOUT0連接，用于級聯數據包輸入的第一個通道。
控制芯片100的第三十一個管腳31,即PIN31,也稱作CLKIN,與上 一級控制芯片中的CLKOUT連接，用于級聯時鐘的輸入端。
控制芯片100的第三十二個管腳32,即PIN32,與外部電源相連接， 作為控制芯片100的VCC端。
控制芯片100的第三十三個管腳33,所迷PIN33,同基片連接，用于.
接地，也稱作GND端。
控制芯片100的第三十四個管腳34,即PIN34,也稱作ERRIN，與恒 流驅動芯片相連接，作為報錯通道，用于在所述驅動芯片存在故障時，報 告給所述控制芯片。
控制芯片100的第三十五個管腳35,即PIN35,也稱作SDC，與第三 組恒流驅動芯片串行連接，用于向所連接的第三組驅動芯片傳輸數據。
控制芯片100的第三十六個管腳36,即PIN36,也稱作SETWV，用于 對驅動芯片上的有效電平進行設置。
控制芯片100的第三十七個管腳37,即PIN37，也稱作SETSO,同第六個管腳共同作用，即PIN6，用于設置掃描的方式為四掃或八掃；例如 兩個管腳均與VCC連接，掃描方式為四掃，兩個管腳均與GND連接，掃 描方式為/\掃。
控制芯片100的第三十八個管腳38,即PIN38,也稱作NC,未定義，備用。
控制芯片100的第三十九個管腳39，即PIN39,也稱作SYNC，用于 測試的同步信號的輸出。
控制芯片100的第四十個管腳40，即PIN40,也稱作TESTEN端，用 于控制所述控制芯片處于測試模式下。
控制芯片100的第四十一個管腳41,即PIN41,也稱作TESTMODE， 用于控制所述控制芯片處于SRAM測試模式下。
控制芯片100的第四十二個管腳42,即PIN42,也稱作SETDCO，與 VCC或GND連接，用于設置同恒流驅動芯片之間的數據通道的有效性；例如 該管腳與GND連接，有2個串移輸出通道；該管腳與VCC連接，有4個串 移輸出通道。
控制芯片100的第四十三個管腳43,即PIN43,也稱作SETDCl,與 VCC或GND連接，用于設置級聯數據包輸入的，級聯的四個數據通道的有效 性，即，用于設置所述第二十六個管腳、所述第二十八個管腳、所述第二 十九個管腳及所述第三十個管腳級聯的數據通道的有效性。
控制芯片100的第四十四個管腳44，即PIN44,也稱作SDD,用于給 所連接的第四組驅動芯片傳輸數據。
如圖l所示，本實施例所述的控制芯片，控制芯片100的第四個管腳4， 即DOUTO、第五個管腳5，即D0UT1、第七個管腳7,即DOUT2和第八 個管腳8，即DOUT3，這幾個管腳都作為級聯數據的輸出通道；第二十六 個管腳26，即DIN3，第二十八個管腳28，即DIN2，第二十九個管腳29, 即DINl,和第三十個管腳30,即DINO,這幾個管腳都作為級聯數據的輸 入通道o ,
當級聯數據為單線傳輸時，對于所述第四個管腳，即DOUTO，所述第 五個管腳，即D0UT1，所述第七個管腳，即DOUT2，以及所述第八個管腳，即D0UT3，可以設置其中的三個管腳為接地或備用；并且設置所述第 二十六個管腳，即DIN3,所述第二十八個管腳，即DIN2,所述第二十九 個管腳，即DIN1，及所述第三十個管腳，即DINO,可以設置其中的三個 管腳為接地或備用。
如圖1所示，本實施例所述的控制芯片，控制芯片100級聯數據的輸 出通道都位于其左側，其級聯數據的輸入通道都位于其右側，這樣在左右 對稱方向上的管腳排布使多個控制芯片100可以很方便的級聯在一起。
如圖1所示，本實施例所述的控制芯片，控制芯片100對多串驅動芯 片的數據輸出，第十四個管腳14，即SDA作為對第一串驅動芯片的輸出管 腳，第二十一個管腳21,即SDB作為對第二串驅動芯片的輸出管腳，都分 布在控制芯片100的底側；第三十五個管腳35,即SDC作為對第三串驅動 芯片的輸出管腳，第四十四個管腳44,即SDD作為對第四串驅動芯片的輸 出管腳，都分布在控制芯片100的頂側。這樣在上下對稱方向上的管腳排 布，使承載述控制芯片100的單元板很方便的布線。
實施例2
如圖2所示，是本實施例提供的控制芯片與下一級控制芯片及驅動芯 片一種連接關系的示意圖。
控制芯片100的第四個管腳4，即PIN4，也稱作DOUT0，與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第 一個通道。
控制芯片100的第五個管腳5，即PIN5，也稱作DOUTl，與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第二個通道。
控制芯片100的第七個管腳7，即PIN7，也稱作DOUT2，與下一級控 制芯片連接，用于向下 一 級控制芯片輸出級聯數據包的第三個通道。
控制芯片100的第八個管腳8，即PIN8，也稱作DOUT3，與下一級控 制芯片連接，用于向下一級控制芯片輸出級聯數據包的第四個通道。
控制芯片]00的第九個管腳9，即PIN9，也稱作DSOUT，與下一級控
制芯片中的DSIN連接，用于指示級聯數據包為有效輸出的輸出端。控制芯片IOO的第十個管腳IO,即PINIO,也稱作TDIN,與下一級控 制芯片的TDOUT管腳連接；如果是最后一顆控制芯片，該管腳反接與VCC
連接，用于測試數據輸入通道。
控制芯片100的第十一個管腳11,即PINll,也稱作HC，與下一級控 制芯片連接，用于行選擇通信號的最高位。
控制芯片100的第十二個管腳12，即PIN12,也稱作HB,與下一級控 制芯片連接，用于行選擇通信號的次高位。
控制芯片100的第十三個管腳13,即PIN13，也稱作HA,與下一級控 制芯片連接，用于行選擇通信號的最低位。 '
控制芯片100的第十四個管腳14，即PIN14,也稱作SDA,與第一組 恒流驅動芯片串行連接，用于向所連接的第 一組驅動芯片傳輸數據。
控制芯片100的第十八個管腳18,即PIN18，也稱作LAT,用于向恒 流驅動芯片輸出并行加載信號。
控制芯片100的第十九個管腳19,即PIN19,也稱作OEB，與恒流驅 動芯片的輸出使能端連接，用于向連接的恒流驅動芯片輸出使能信號。
控制芯片100的第二十一個管腳21，即PIN21,也稱作SDB，與第二 組恒流驅動芯片串行連接，用于向所連接的第二組驅動芯片傳輸數據。
控制芯片100的第二十三個管腳23,即PIN23，也稱作SETCKO，與 本一級控制芯片的VCC或GND連接，來選擇本一級控制芯片給下一級控制
芯片的輸出時鐘信號。
控制芯片100的第二十四個管腳24,即PIN24,也稱作TDOUT,與上 一級控制芯片的TDIN連接，用于上行的測試數據包的輸出通道。
控制芯片100的第二十五個管腳25,即PIN25,也稱作DSIN,與上一 級控制芯片的DSOUT連接，用于指示在時鐘信號上采集到的級聯數據包是 否有效。
控制芯片100的第二十六管腳26,即PIN26,也稱作DIN3，與上一級 控制芯片中的D0UT3連接，用于級聯數據包輸入的第四個通道。
控制芯片100的第二十八個管腳28,即PIN28,也稱作DIN2，與上一 級控制芯片中的D0UT2連接，用于級聯數據包輸入的第三個通道。 '
控制芯片100的第二十九個管腳29,即PIN29,也稱作DINl,與上一 級控制芯片中的D0UT1連接，用于級聯數據包輸入的第二個通道。控制芯片100的第三十個管腳30,即PIN30，也稱作DINO，與上一級 控制芯片中的DOUT0連接，用于級聯數據包輸入的第一個通道。
控制芯片100的第三十一個管腳31,即PIN31,也稱作CLKIN,與上 一級控制芯片中的CLK0UT連接，用于級聯時鐘的輸入端。
控制芯片100的第三十四個管腳34,即PIN34,也稱作ERRIN,與恒 流驅動芯片相連接，作為報錯通道，用于在所述驅動芯片存在故障時，報 告給所述控制芯片。
控制芯片100的第三十五個管腳35,即PIN35,也稱作SDC,與第三 組恒流驅動芯片串行連接，用于向所連接的第三組驅動芯片傳輸數據。
控制芯片100的第三十六個管腳36,即PIN36,也稱作SETWV,用于 對驅動芯片上的有效電平進行設置。
控制芯片100的第三十九個管腳39,即PIN39,也稱作SYNC,用于 測試的同步信號的輸出。
控制芯片100的第四十四個管腳44,即PIN44,也稱作SDD,用于給 所連接的第四組驅動芯片傳輸數據。
本實施例所述的控制芯片，控制芯片100的第四個管腳4，即DOUTO、 第五個管腳5，即DOUTl、第七個管腳7，即DOUT2和第八個管腳8，即 DOUT3,這幾個管腳都作為級耳關lt據的輸出通道；第二十六個管腳26,即 DIN3，第二十八個管腳28,即DIN2，第二十九個管腳29，即DINl,和第 三十個管腳30,即DINO，這幾個管腳都作為級聯數據的輸入通道。
當級聯數據為單線傳輸時，對于所述第四個管腳，即DOUTO,所述第 五個管腳，即DOUTl,所述第七個管腳，即DOUT2，及所述第八個管腳， 即DOUT3，可以設置其中的三個管腳為接地或備用；并且設置所述第二十 六個管腳，即DIN3，所述第二十八個管腳，即DIN2，所述第二十九個管 腳，即DIN1,及所述第三十個管腳，即DINO，可以^沒置其中的三個管腳 為接地或備用。
應當理解的是，上述針對本實用新型較佳實施例的表述較為詳細，并 不能因此而認為是對本實用新型專利保護范圍的限制，本實用新型的專利 保護范圍應以所附權利要求為準。
權利要求1、一種具有44個管腳的LED顯示屏的控制芯片，其包括一四邊形的封裝體，所述封裝體中封裝設置控制電路、基片和焊盤，所述封裝體表面的任一邊角上設置有標記，其特征在于以所述標記為起點，從所述封裝體四個側邊上引出44個管腳，所述控制芯片的第一個管腳，同基片連接，接地；所述控制芯片的第二個管腳，用作全局異步復位端；所述控制芯片的第三個管腳，用于向外部級聯的驅動芯片輸出時鐘信號；所述控制芯片的第四個管腳，用作向下一級控制芯片輸出級聯數據的第一個通道；所述控制芯片的第五個管腳，用作向下一級控制芯片輸出級聯數據的第二個通道；所述控制芯片的第六個管腳，同第三十七個管腳共同作用，用于設置掃描的方式為兩掃、四掃或八掃；所述控制芯片的第七個管腳，用作向下一級控制芯片輸出級聯數據的第三個通道；所述控制芯片的第八個管腳，用作向下一級控制芯片輸出級聯數據的第四個通道；所述控制芯片的第九個管腳，用作指示級聯數據包為有效輸出指示信號的輸出端；所述控制芯片的第十個管腳，用作測試數據輸入通道；所述控制芯片的第十一個管腳，用于行選擇信號的最低位；所述控制芯片的第十二個管腳，用于行選擇信號的次高位；所述控制芯片的第十三個管腳，用于行選擇信號的最高位；所述控制芯片的第十四個管腳，用于向其所連接的第一組驅動芯片傳輸數據；所述控制芯片的第十五個管腳，用于輸出串行時鐘；所述控制芯片的第十六個管腳，同基片連接，用于接地；所述控制芯片的第十七個管腳，作為Vcc端，用于連接電源；所述控制芯片的第十八個管腳，用于向連接的恒流驅動芯片輸出使能信號；所述控制芯片的第二十個管腳，作為Vcc端，用于連接電源；所述控制芯片的第二十一個管腳，用于向其連接的第二組驅動芯片傳輸數據；所述控制芯片的第二十二個管腳，用于連接到一個LED指示燈，在控制芯片存在故障時，使該LED指示燈變亮；所述控制芯片的第二十三個管腳，與本級控制芯片的接地端或電源連接，用于對級聯系統的輸出時鐘的模式進行設置；所述控制芯片的第二十四個管腳，用作上行的測試數據包的輸出通道；所述控制芯片的第二十五個管腳，用于指示在時鐘信號上采集到的級聯數據包是否有效；所述控制芯片的第二十六管腳，用作級聯數據包輸入的第四個通道；所述控制芯片的第二十七個管腳，同基片連接，用于接地；所述控制芯片的第二十八個管腳，用作級聯數據包輸入的第三個通道；所述控制芯片的第二十九個管腳，用作級聯數據包輸入的第二個通道；所述控制芯片的第三十個管腳，用作級聯數據包輸入的第一個通道；所述控制芯片的第三十一個管腳，用作級聯時鐘的輸入端；所述控制芯片的第三十二個管腳，作為Vcc端，用于連接電源；所述控制芯片的第三十三個管腳，同基片連接，用于接地；所述控制芯片的第三十四個管腳，與恒流驅動芯片相連接，作為故障報告通道，用于在所述驅動芯片存在故障時，報告給所述控制芯片；所述控制芯片的第三十五個管腳，用于向所連接的第三組驅動芯片傳輸數據；所述控制芯片的第三十六個管腳，用于對驅動芯片上的有效電平進行設置；所述控制芯片的第三十七個管腳，同第六個管腳共同作用，用于設置掃描的方式為兩掃、四掃或八掃；所述控制芯片的第三十八個管腳，未定義，備用；所述控制芯片的第三十九個管腳，用于測試的同步信號的輸出；所述控制芯片的第四十個管腳，用于控制所述控制芯片是否處于測試模式；所述控制芯片的第四十一個管腳，用于控制所述控制芯片是否處于SRAM測試模式；所述控制芯片的第四十二個管腳，用于設置同恒流驅動芯片之間的數據通道的有效性；所述控制芯片的第四十三個管腳，用于設置輸入級聯數據包的各通道的有效性；所述控制芯片的第四十四個管腳，用于給所連接的第四組驅動芯片傳輸數據。
2、 根據權利要求l所述的控制芯片，其特征在于所述標記位于所述 封裝體的正表面或背面的任意邊角上，標記可以為印刷層、凸起層、凹層 中的一種。
3、 根據權利要求1所述的控制芯片，其特征在于所述封裝體的四邊 形為菱形、正方形、長方形中的一種；所述標記可以為圓形、方形、星形、 三角形、正多邊形中的一種。
4、 根據權利要求1所述的控制芯片，其特征在于所述管腳以所述標 記為起點，按逆時針或者順時針方向，順序分布在所述封裝體的四個側邊 上。
5、 根據權利要求1所述的控制芯片，其特征在于，設置所述第四個管 腳、所述第五個管腳、所述第七個管腳及所述第八個管腳中的三個管腳為 接地或備用；并且設置所述第二十六個管腳、所述第二十八個管腳、所述 第二十九個管腳及所述第三十個管腳中的三個管腳為接地或備用；用于單 線傳輸級聯數據。
專利摘要本實用新型公開了一種具有44個管腳的LED顯示屏的控制芯片，其包括一四邊形的封裝體101，所述封裝體101中封裝設置控制電路、基片和焊盤，所述封裝體101表面的任一邊角上設置有標記102，以所述標記102為起點，從所述封裝體101的四個側邊上引出44個管腳。本實用新型的優越性為以提高LED屏體顯示性能為出發點，使顯示頻率和亮度、深度的功能得以提高；對亮度進行均一化處理，使畫面能夠得到更好的拍攝效果；增加了級聯接口檢測，輸入數據采用網絡數據包的形式，可以避免無效數據的傳輸，增加了對錯誤數據進行識別的功能，并使數據級聯傳輸和本地輸出時的順序更加合理，非線性亮度曲線調整可由系統根據需要定制。
文檔編號G09G3/32GK201323044SQ20082012384
公開日2009年10月7日 申請日期2008年11月20日 優先權日2008年11月20日
發明者微 徐, 邵寅亮, 為 阮 申請人:北京巨數數字技術開發有限公司