專利名稱：顯示裝置的驅動器芯片以及具有該驅動器芯片的顯示裝置的制作方法
技術領域：
本發明涉及一種用于LCD顯示裝置的驅動器芯片，更具體地說，涉及能夠增加驅動器芯片IC生產效率的、用于顯示裝置的驅動器芯片組合。
背景技術：
在各種電子裝置中，例如蜂窩電話、PDA、便攜多媒體裝置、臺式機、膝上型計算機等中，采用了顯示裝置。
顯示裝置的類型包括陰極射線管(CRT)、等離子體顯示面板(PDP)、有機發光顯示器(OLED)、液晶顯示器(LCD)等。LCD裝置具有多種有用的特性，例如，諸如與CRT相比，較輕的重量、較小的尺寸、較高分辨率、較低功耗、以及更不妨害生態環境。
在典型的LCD裝置中，液晶分子的排列響應于施加至此的電場而被改變，由此包含液晶分子的像素層的光學特性(包括雙折射性、亮度、漫射等)被改變。
LCD裝置由于液晶排列的類型而被分類為扭轉向列(TN)LCD裝置(使用TN液晶)或者超扭轉向列(STN)LCD裝置(使用STN液晶)。LCD裝置基于用于驅動液晶的電路也被分類為有源矩陣LCD裝置(在每個像素中具有一個開關)或者無源矩陣LCD裝置。有源矩陣LCD裝置典型地是TN LCD裝置，無源矩陣LCD裝置典型地是STN LCD裝置。
因為有源矩陣LCD使用薄膜晶體管(TFT)作為每個像素中的開關，所以有源矩陣LCD裝置不同于無源矩陣LCD裝置。因為無源矩陣LCD裝置不使用在每個像素中的開關(例如，TFT)，所以無源矩陣LCD裝置設計復雜性較低。
TFT可以被分類為非晶硅TFT(在圖1中使用的a-Si TFT)或者多晶硅(例如在圖2中使用的Poly-Si TFT)。多晶硅半導體薄膜基底具有大于或等于大約30cm2/Vsec的載流子(電子)遷移率，而非晶硅半導體薄膜基底具有大約0.5cm2/Vsec的載流子(電子)遷移率。因此，采用多晶硅TFT的LCD裝置可以被具有較高頻率(例如大約幾兆赫(MHz))的信號驅動。
此外，多晶硅TFT基于處理溫度可以被分類成高溫多晶硅(HTPS)TFT和低溫多晶硅(LTPS)TFT。HTPS TFT在大約1000℃的溫度下形成在多晶硅(晶體)基底上，并且LTPS TFT在低于大約650℃溫度下形成在玻璃基底上。
因此，盡管與非晶硅TFT LCD裝置相比較較低的功率消耗和較低的成本，但多晶硅TFT LCD裝置具有包括如下的缺點多晶硅TFT LCD裝置與非晶硅TFT LCD裝置相比更為復雜的制造過程。結果，多晶硅TFT LCD裝置更頻繁地用于實現小屏幕顯示裝置，諸如在IMT-2000蜂窩電話中(第三代移動通信系統)。
非晶硅TFT LCD裝置比多晶硅TFT LCD裝置具有更高的產量并且具有較大的屏幕，從而非晶硅TFT LCD裝置主要應用于大屏幕顯示裝置，諸如例如在筆記本式個人計算機中、在LCD監視器中、在高分辨率電視(HDTV)接收機中等。
圖1是說明傳統的、包括多晶硅薄膜晶體管(TFT)基底的多晶硅TFT液晶顯示裝置的示意圖。
參考圖1，多晶硅TFT LCD裝置包括玻璃基底10，其上形成有數據驅動電路12和柵極驅動電路14。數據驅動電路12和柵極驅動電路14被電耦合到端子16。所述端子經由film電纜18電耦合到集成印刷電路板(PCB)20。通過利用集成驅動器電路，多晶硅TFT LCD裝置允許較低的生產成本以及降低的功率消耗。
圖2是說明傳統的、包括非晶硅薄膜晶體管(TFT)基底的非晶硅TFT液晶顯示裝置的示意圖。
在圖2中，非晶硅TFT LCD裝置包括以膜上芯片(COF)方式形成于多個柔性印刷電路板(FPCB)32上的多個數據驅動器芯片34。數據PCB 36經由多個FPCB 32被耦合到玻璃基底10上的像素陣列的多個源極線端子。此外，多個柵極驅動器芯片40以COF方式形成在多個FPCB 38上并連接到柵極PCB42。可替換地，集成數據PCB(其中安裝了柵極驅動器的電源)也可用于實現柵極PCB 42。具體地，源極驅動器、DC-DC變換器、柵極驅動器等可以被集成在單個芯片IC，使得顯示模塊更容易制造。
然而，當利用集成PCB時，因為CPU接口(或系統接口)被廣泛地用于移動電話中所采用的液晶顯示裝置，所以在移動電話中所采用的液晶顯示裝置的幀存儲器也需要被集成在單個芯片IC上。例如，用于高速串行接口的元件(用于減少液晶顯示裝置的接口的連接管腳的數目)以及執行多媒體功能的元件(諸如MPEG-4、3-D實現)也需要被集成在單個芯片IC上。
然而，由于制造DC-DC變換器和柵極驅動器IC的工藝不同于制造存儲器和用于多媒體功能的數字電路的工藝，所以在尺寸和成本方面降低了集成電路(IC)的生產效率。
移動顯示數字接口(MDDI)標準，由QUALCOMM開發的高速串行互連技術，通過極大地減少經由絞鏈的導線數，而增加了翻蓋和滑蓋移動電話中的可靠性并降低了其功率消耗。
發明內容
本發明的一個方面提供一種顯示裝置，除了內置MDDI顯示接口外，其結合了如下特征定時控制器、源極驅動器、柵極驅動器、電源(DC-DC變換器)、和幀緩沖存儲器(SRAM)。
本發明的一個方面提供一種驅動器芯片IC，其中在工作于相對高壓和相對低頻的電路被集成的同時，工作于相對低壓和相對高頻的電路被集成(例如，在液晶顯示面板上)，以最大化生產效率。
本發明的另一方面也提供了一種包括如上驅動器芯片IC的顯示裝置。
本發明的示例實施例提供了一種于電耦合在印刷電路板(PCB)和顯示面板之間的柔性印刷電路板(FPCB)上安裝的顯示裝置的驅動器芯片IC。驅動器芯片IC包括串行接口、定時發生器和存儲器。串行接口將從PCB上的基帶IC提供的第一圖像數據變換成第二圖像數據并輸出第二圖像數據。定時發生器基于從PCB提供的第一控制信號輸出第二控制信號。存儲器存儲第二圖像數據并基于第二控制信號將存儲的第二圖像數據輸出到顯示面板。
本發明的示例實施例還提供包括PCB(例如，攜帶基帶IC)、驅動器芯片IC和顯示面板的顯示裝置。驅動器芯片IC包括安裝在電耦合到PCB的FPCB上、工作于相對低壓和相對高頻的第一電路。顯示面板包括多個像素和用于驅動像素的第二電路，其中第二電路工作于相對高壓和相對低頻。
如上所述，諸如操作于相對高壓和相對低頻的源極驅動器、柵極驅動器和DC-DC變換器的電路集成在液晶顯示面板，并且包括操作于相對低壓和相對高頻的電路的專用IC被分離地安裝耦合到液晶顯示面板。因此，可以最大化生產效率。
當結合附圖通過參考如下的詳細描述，本發明的上述和其他特性將會變得更加清楚，其中圖1是包括在多晶硅基底中形成的薄膜晶體管(TFT)的傳統液晶顯示(LCD)裝置的示意圖；圖2是包括在非晶硅基底中形成的薄膜晶體管(TFT)的傳統液晶顯示(LCD)裝置的示意圖；圖3是根據本發明的示例實施例的液晶顯示(LCD)裝置的方框圖；圖4是圖3的液晶顯示裝置的電路方框圖；圖5A和5B一起是圖3的液晶顯示裝置的詳細電路方框圖；圖6是說明在圖5A中所示的圖形控制器IC120的方框圖；圖7A和7B是說明圖5A中所示的互連第一串行接口130和第二串行接口210的電路圖；圖7C是說明圖7A和7B中所示的第一串行接口130和第二串行接口中信號定時的定時圖；圖8是說明圖5A和5B中液晶顯示(LCD)裝置的像素驅動電路的詳細方框圖；圖9是說明圖5B和8中所示的電平移動器(level shifter)330的詳細方框圖；圖10是說明圖9的電平移動器330的輸入和輸出信號的波形的定時圖；圖11是說明圖4和8中所示的柵極驅動器400的電路圖；圖12是說明圖11中使用的多晶硅三態(選通)反相器的詳細電路圖；圖13是說明圖5B和8中所示的源極(數據)驅動器320的詳細電路圖；圖14是說明根據本發明的另一示例實施例的用于驅動液晶顯示(LCD)裝置的設備的電路方框圖；圖15是說明與圖14的電路一起使用的柵極驅動器900的方框圖；以及圖16是說明圖14中所示源極驅動器820的詳細方框圖。
具體實施例方式
圖3是說明根據本發明示例實施例的有源矩陣液晶顯示(LCD)裝置的方框圖。
參考圖3，液晶顯示裝置包括印刷電路板(PCB)、柔性印刷電路板(FPCB)以及顯示面板PNL。
PCB包括基帶IC 100，并且被物理和電地耦合到FPCB。
操作于相對低壓和相對高頻的低壓/高頻電路200形成在耦合PCB到顯示面板PNL的FPCB上。低壓/高頻電路200具有低于顯示面板PNL的外圍區域中形成的電平移動器的操作電壓的操作電壓以及高于電平移動器的操作頻率的操作頻率。
顯示面板PNL包括顯示區域(包括m×n像素陣列500)以及外圍區域，以基于由顯示面板PNL被電耦合到的FPCB提供的控制信號和圖像信號顯示圖像。高壓/低頻電路300(操作于相對高壓和相對低頻)形成在外圍區域。用于順序輸出柵極信號的柵極驅動器400也形成在外圍區域。具有多個(m×n)像素的像素陣列500形成在顯示區域中。
每個m×n像素形成在由交叉柵極線GL(例如，圖4中示出的G1、G2、G3、GN-1、GN)和源極線SL(例如，圖4中示出的D1、D2、D3、DM-1、DM)的交叉定義的區域中。每個像素具有包括多晶硅的晶體管溝道層。因此，每個像素包括由具有分別電耦合到柵極線GL和源極線SL的柵極和源極電極的多晶硅TFT組成的開關。
柵極線GL(例如，圖4中示出的G1、G2、G3、GN-1、GN)將柵極信號提供到多晶硅TFT的柵極，并且源極線SL將數據信號提供到多晶硅TFT的源電極。多晶硅TFT具有公共耦合到液晶電容器Clc和存儲電容器Cst的漏電極(如圖3中所示)。
如上所述，在具有多晶硅TFT的液晶顯示(LCD)裝置中，操作于相對高壓和相對低頻的電路被集成在液晶顯示面板(PNL)，并且操作于相對低壓和相對高頻的電路200被集成在分離專用IC中。因此，可以增加驅動器芯片IC的生產效率。
圖4是圖3的液晶顯示裝置的電路方框圖。
參考圖4，液晶顯示裝置的驅動設備包括基帶IC 100、低壓/高頻電路200、高壓/低頻電路300、和柵極驅動器400。
基帶IC 100向低壓/高頻電路200提供第一圖像數據PD1、與第一圖像數據PD1相對應的第一控制信號CPL1以及MPEG-4數據MD。
低壓/高頻電路200向高壓/低頻電路300提供第二圖像數據PD2和第二控制信號CTL2，并基于第一圖像數據PD1、第一控制信號CPL1和MPEG-4數據MD而向柵極驅動器400提供與第二圖像數據PD2相對應的第三控制信號CPL3。
高壓/低頻電路300基于第二圖像數據PD2和第二控制信號CTL2而將多個數據電壓D1、D2、…、Dm-1提供到像素陣列500。
柵極驅動器400基于第三控制信號CTL3給像素陣列500順序地提供多個柵極信號G1、G2、…、Gn-1、Gn。
圖5A和5B一起是圖3的液晶顯示(LCD)裝置的詳細方框圖。
參考圖5A和5B，液晶顯示裝置的驅動設備包括基帶IC 100、形成在印刷電路板(PCB)上的低壓/高頻電路200、形成在顯示面板PNL的高壓/低頻電路300。
基帶IC 100包括中央處理單元(CPU)、圖形控制器IC 120、第一串行接口130、和第一控制接口140。CPU 110將源圖像數據111提供給圖形控制器IC 120并將MPEG-4數據提供給低壓/高頻電路200。
圖形控制器IC 120將數字像素數據(RGB數據)提供給第一串行接口130，并將諸如Vsync、Hsync、DCLK、EN等的時鐘信號提供給第一控制接口140。
圖6是說明圖5A中示出的圖形控制器IC 120的方框圖。如圖6所示，圖形控制器IC 120包括主機接口121(與圖5A中示出的CPU 110接口)、寄存器122、(視頻)幀存儲器(VRAM)123、存儲器控制電路124、查找表125、顯示數據輸出電路126、相位調節電路127和控制信號輸出電路128。圖形控制器IC 120將(從圖5A示出的CPU 110提供的)源圖像數據111轉換成CLOCK(時鐘)信號和DIGITAL IMAGE DATA(數字圖像數據)。轉換的時鐘信號被提供給第一控制接口140(圖5A中示出)，并且轉換的數字圖像數據被提供給第一串行接口130(圖5A中示出)。
第一串行接口130(圖5A)(基于來自圖形控制器IC 120的數字圖像數據(RGB數據))將串行數據SD和串行時鐘SC提供給低壓/高頻電路200。串行數據SD可包括具有正極性的MDDI(移動顯示數據接口、高速串行接口)數據和具有負極性的MDDI數據。串行時鐘SC包括具有正極性的MDDI選通信號和具有負極性的MDDI選通信號。MDDI選通信號經由一對互連線(SC)被發送到低壓/高頻電路200，并且MDDI數據經由多個(例如，1、2、4、8)互連線(SD)被發送。
第一控制接口140給低壓/高頻電路200提供諸如Vsync、Hsync、DCLK、EN等、從圖形控制器IC 120接收的時鐘信號，Vsync是垂直同步信號，Hsync是水平同步信號，DCLK是點時鐘(dot clock)，并且EN是數據使能信號。
參考圖5A，低壓/高頻電路200包括第二串行接口210、第二控制接口220、定時發生器230、MPEG-4 CODEC 240、存儲器250和第一RGB接口260。第二串行接口210從第一串行接口130接收串行數據SD和串行時鐘SC，并且并行化串行數據SD以給存儲器250提供并行(例如，18位寬)圖像數據。
第二控制接口220經由第一控制接口140接收時鐘信號Vsync、Hsync、DCLK、EN等，并將時鐘信號Vsync、Hsync、DCLK、EN等提供給定時發生器230。
定時發生器230基于從第二控制接口220接收的時鐘信號Vsync、Hsync、DCLK、EN產生多個控制信號231、232、EQ、CLA、CLB、CLC和SIN1-SIN4。控制信號231、232、EQ、CLA、CLB、CLC和SIN1-SIN4被提供給高壓/低頻電路300(見圖5B)。
MPEG-4 CODEC 240從CPU 110接收編碼的MPEG-4數據，并解碼MPEG-4數據以將解碼的MPEG-4數據提供給存儲器250。編碼的MPEG-4數據具有8比特，并且解碼的MPEG-4數據具有18比特。
存儲器250基于從定時發生器230提供的控制信號231存儲18比特圖像數據(從第二串行接口210提供的)，并存儲18比特解碼的MPEG-4數據(從MPEG-4 CODEC 240提供的)。存儲器250存儲對應于一幀的MPEG-4數據或圖像數據。
存儲器250向第一RGB接口260提供存儲的18比特圖像數據和存儲的18比特MPEG-4數據的一個(由從定時發生器230提供的控制信號231選擇)。
第一RGB接口260給高壓/低頻電路300(圖5B)提供從存儲器250提供的18比特圖像數據和18比特MPEG-4數據中所選出的一個。
參考圖5B，高壓/低頻電路300包括DC-DC變換器310、(TFT)源極驅動器320、電平移動器330和RGB選擇器340。DC-DC變換器310基于控制信號232和EQ給柵極驅動器400(見圖3、4和11)提供柵極導通電壓Von和柵極截止電壓Voff，并向像素陣列500提供公共電極電壓Vcom。
源極驅動器320向RGB選擇器340提供從第一RGB接口260接收的存儲的圖像數據。可替換地，源極驅動器320可向RGB選擇器340提供從第一RGB接口260接收的存儲的MPEG-4數據。
基于從定時發生器230提供的第一控制信號EQ、CLA、CLB、CLC和SIN1至SIN4，電平移動器330向RGB選擇器340提供包括CLAO、CLBO和CLCO的第二控制信號，并向柵極驅動器400(見圖3、4、和11)提供包括SOUT1到SOUT4的第三控制信號。
(基于從電平移動器330輸出的第二控制信號CLAO、CLBO、和CLCO)，RGB選擇器340選擇從源極驅動器320接收的存儲的圖像數據(或存儲的MPEG-4數據)，并提供所選存儲的(圖像或MPEG-4)數據到像素陣列500。
低壓/高頻電路200可包括MPEG-4 CODEC 240以執行視頻解碼器(CODEC)功能。可替換地，用于3-D實施的電路也可包括在低壓/高頻電路200中以執行3-D解碼器功能。
圖7A和7B是說明圖5A中示出的互連第一串行接口130和第二串行接口210的電路圖。更具體地，圖7A是說明第一和第二串行接口130和210的操作的電路方框圖；圖7B是說明第一和第二串行接口130和210的內部邏輯的詳細電路圖。
圖7C是說明第一和第二串行接口130和210的信號的信號波形(定時)圖。
參考圖7A，第一串行接口130經由4個互連線MDDI_Stb+、MDDI_Stb1-、MDDI_Data+、以及MDDI_Data-被耦合到第二串行接口210。兩個互連線被分別用于發送具有正極性的MDDI選通信號MDDI_Stb+和具有負極性的MDDI選通信號MDDDI_Stb-。兩個剩余的互連線被分別用于發送具有正極性的MDDI數據MDDI_Data+和具有負極性的MDDI數據MDDI_Data-。
MDDI選通信號MDDI_Stb+和MDDI_Stb-從第一串行接口130被發送到第二串行接口210。MDDI數據MDDI_Data+和MDDI_Data-從第一串行接口130被發送到第二串行接口210，(或反之亦然，從第二串行接口210到第一串行接口130)。
參考圖7B和7C，第一串行接口130包括異或門(XOR)131、兩個D觸發器133和135、以及兩個差動驅動器137和139，以向第二串行接口210輸出基于輸入數據INPUT DATA和輸入時鐘INPUT CLOCK的MDDI數據(MDDI_Data+和MDDI_Data-)和MDDI選通信號(MDDI_Stb+和MDDI_Stb-)。
第二串行接口210包括兩個差動接收器211和213、延遲元件DELAY215、異或門(XOR)門217、和兩個D觸發器218和219，以基于從第一串行接口130提供的MDDI數據MDDI_Data+和MDDI_Data-、以及MDDI選通信號MDDI_Stb+和MDDI_Stb-恢復發送的數據為輸出數據OUTPUT DATA(1:0)并輸出輸出時鐘OUTPUT CLOCK/2。
圖8是說明在液晶顯示面板PNL中集成的圖5A和5B的液晶顯示(LCD)裝置的像素驅動電路的詳細方框圖。
圖9是說明圖5B和8中的電平移動器330的詳細方框圖。
圖10是說明圖9中電平移動器330的輸入和輸出信號的波形的定時圖。
參考圖5A和5B以及參考圖8至10，定時發生器230(圖5A和8)被安裝在FPCB和源極驅動器320上，電平移動器330和RGB選擇器340被安裝在顯示面板PNL上。
定時發生器230向高壓/低頻電路300的電平移動器330提供多個控制信號EQ、CLA、CLB、CLC和SIN1到SIN4。
源極驅動器320(見圖8和13)將通過FPCB提供的18比特圖像數據轉換成模擬電壓，以將模擬電壓提供到RGB選擇器340。因此，源極驅動器320包括數字-模擬轉換器(DAC)。
電平移動器330(見圖8和9)基于第一控制信號EQ、CLA、CLB、CLC和SIN1到SIN4提供第二控制信號CLAO、CLBO、和CLCO到RGB選擇器340，并提供第三控制信號SOUT1到SOUT4到柵極驅動器400。
基于第二控制信號CLAO、CLBO和CLCO，RGB選擇器340將具有模擬數據電壓(從源極驅動器320提供的)的圖像信號提供到耦合于像素陣列500中R(紅)、G(綠)和B(藍)各個像素的源極線所選的一個。
基于第三控制信號SOUT1到SOUT4(從電平移動器330提供的)，柵極驅動器400(見圖8和11)向耦合于各個像素的柵極線提供柵極導通電壓Von和柵極截止電壓Voff。
圖11是說明圖4和8中所示柵極驅動器400的電路圖。
參考圖11，柵極驅動器400包括具有與像素陣列500中的各柵極線相對應的多個級的移位寄存器，以基于垂直同步起始信號STV、第一和第二時鐘CL和CLB以及第一和第二電源電壓VDD和VSS而輸出多個柵極信號Gp(G1)、Gp+1(G2)、Gp+2(G3)、……。每個級包括兩個三態(門控)反相器412和414、反相器416和NAND門418。NAND門418對移位寄存器400的當前級(例如，410)的輸出信號以及對移位寄存器400的下一級(例如，420)的輸出信號執行NAND操作，以輸出移位寄存器400的柵極信號Gp(G1)、Gp+1(G2)、Gp+2(G3)、……。
例如，基于垂直同步起始信號STV、第一和第二時鐘CL和CLB、第一和第二電源電壓VDD和VSS以及下一(第二)級420的反相器的輸出信號，移位寄存器的第一級410輸出用于激活第一柵極線的第一柵極信號Gp(G1)。
基于第一級410的反相器416的輸出信號、第一和第二時鐘CL和CLB以及第一和第二電源電壓VDD和VSS，第二級420輸出用于激發第二柵極線的第二柵極信號Gp+1(G2)。
因此，柵極信號Gp(G1)、Gp+1(G2)、Gp+2(G3)、……被順序輸出到像素陣列500。
圖12是說明如圖11中使用的多晶硅三態(門控)反相器的詳細電路圖。
參考圖12，多晶硅三態(門控)反相器包括疊層式(串聯的)晶體管，包括第一晶體管Q1、第二晶體管Q2、第三晶體管Q3、第四晶體管Q4。第一和第二晶體管Q1和Q2可以是P型開關(例如，PFET晶體管)并且第三和第四晶體管Q3和Q4可以是N型開關(例如NFET晶體管)。
第一晶體管Q1具有源極端(第一電源電壓VDD被施加于此)、柵極端(輸入電壓VIN被施加于此)和漏極端(耦合到第二晶體管Q2的源極端)。
第二晶體管Q2具有源極端(耦合到第一晶體管Q1的漏極端)、柵極端(具有與第一時鐘CL相反的相位的第二時鐘CLB被施加于此)、以及漏極端(耦合到第三晶體管Q3的源極端)、以及被配置輸出一輸出電壓VOUT(代表輸入電壓VIN的反相)的輸出端。
第三晶體管Q3具有源極端(耦合到第二晶體管Q2的漏極端)、柵極端(第一時鐘CL被施加于此)、以及漏極端(耦合到第四晶體管Q4的源極端)。
第四晶體管Q4具有源極端(耦合到第三晶體管Q3的漏極端)、柵極端(輸入電壓VIN被施加于此)、以及耦合到第二電源(例如，地、截止)電壓VSS的漏極端。
多晶硅三態(門控)反相器的工作(例如輸出或抑制反相輸入電壓VIN)是基于施加到第二和第三晶體管Q2和Q3的柵極端的第一和第二時鐘CL和CLB的。
圖13是說明圖5B和8中示出的源極(數據)驅動器320的詳細電路圖。
參考圖13，源極驅動器320包括移位寄存器322、保持單元324、和采樣單元326。
移位寄存器322包括多個級，以基于水平起始信號SP、第一和第二時鐘CL和CLB以及第一和第二電源電壓VDD和VSS而順序輸出負載控制信號到保持單元324。每一級包括兩個三態(門控)反相器322a和322b、反相器322c和緩沖器322d。
保持單元324包括多個保持電路。每個保持電路包括與第一輸出緩沖反相器324c串聯耦合的同相緩沖器(例如，包括串聯耦合的反相器324a、324b)，其與串聯耦合到第二輸出緩沖反相器324e的反相緩沖器(例如，反相器324d)并行連接；和儲存鎖存器，包括反相器324f(耦合在同相緩沖反相器324b的輸出端和反相緩沖反相器324d的輸出端之間)和反相器324g(耦合在第一輸出緩沖反相器324c的輸入端和第二輸出緩沖反相器324e的輸入端之間)。并行反相器324a和324d共同耦合到移位寄存器322的級的輸出。保持單元324保持(鎖存)移位寄存器322的一個狀態的輸出信號。
采樣單元326包括多個采樣電路。每個采樣電路包括耦合到保持單元324的第一輸出端的N型開關(例如，NFET晶體管)326a和耦合到保持單元324的第二(互補)輸出端的P型開關(例如，PFET晶體管)316b，被配置以基于保持單元324的輸出信號采樣RGB數據線。
特別地，N型開關(例如，NFET晶體管)326a和P型開關(例如，PFET晶體管)326b具有共同耦合的源極端，以接收和通過RGB數據。基于從保持單元324的第一輸出端提供到N型晶體管326a的柵極端的輸出信號以及從保持單元324的第二輸出端提供到P型晶體管326b的柵極端的互補輸出信號，RGB數據被采樣。
圖14是說明根據本發明的另一示例實施例的驅動液晶顯示(LCD)裝置的設備的電路方框圖。
參考圖14，用于驅動液晶顯示(LCD)裝置的設備包括基帶IC600、低壓/高頻電路700、和高壓/低頻電路800。基帶IC600(如基帶IC100)可以被安裝在PCB上，低壓/高頻電路700(如電路200)可以被安裝在FPCB上，以及高壓/低頻電路800(如電路300)可以被安裝在顯示面板PNL(見圖3)。
基帶IC600包括中央處理單元(CPU)610以及第一串行接口620。CPU610將數字圖像數據(RGB數據)提供到第一串行接口620并將MPEG-4數據提供到低壓/高頻電路700中的MPEG-4解碼器(730)。
第一串行接口620基于數字圖像數據(RGB數據)將串行數據SD和串行時鐘SC提供到低壓/高頻電路700。串行數據SD發送具有正極性的MDDI數據和具有負極性的MDDI數據。串行時鐘SC包括具有正極性的MDDI選通信號以及具有負極性的MDDI選通信號。
例如，MDDI數據可包括與紅色相對應的圖像數據、與藍色相對應的圖像數據和與藍色相對應的圖像數據，它們每個都具有三比特。
低壓/高頻電路700包括相應的第二串行接口710、定時發生器720、MPEG-4 CODEC 730、和幀緩沖存儲器740。第二串行接口710接收從第一串行接口620輸出的串行數據SD和串行時鐘SC，并且并行化串行數據SD以提供并行18比特圖像數據到存儲器740。
定時發生器720基于從CPU610輸出的控制信號CTRL產生多個控制信號721、722、EQ、CLA、CLB、CLC和SIN1到SIN4，并將多個控制信號721、722、EQ、CLA、CLB、CLC和SIN1到SIN4提供到存儲器740和高壓/低頻電路800。
MPEG-4 CODEC 730從CPU610接收編碼的MPEG-4數據并解碼MPEG-4數據以將解碼的MPEG-4數據發送到存儲器740。解碼的MPEG-4數據可具有8比特并且解碼的MPEG-4數據可具有18比特。
存儲器740存儲通過第二串行接口710提供的18比特圖像數據，并基于從定時發生器720提供的控制信號721存儲從MPEG-4 CODEC 730提供的18比特MPEG-4數據。
基于從定時發生器720提供的控制信號721，存儲器740向高壓/低頻電路800提供存儲的18比特圖像數據或存儲的18比特MPEG-4數據。
高壓/低頻電路800包括DC-DC變換器810、源極驅動器820和電平移動器830。DC-DC變換器810向柵極驅動器900提供柵極導通電壓Von和柵極截止電壓Voff(基于從定時發生器720提供的控制信號722和EQ)并向像素陣列500提供公共電極電壓Vcom。
源極驅動器820向像素陣列500的源極線提供從存儲器740提供的MPEG-4數據或圖像數據。
電平移動器830基于從定時發生器720輸出的第一控制信號EQ、CLA、CLB、CLC和SIN1到SIN4向柵極驅動器900提供包括SOUT1到SOUT4的第二控制信號。
圖15是說明與圖14的電路一起使用的柵極驅動器900的方框圖。
參考圖15，柵極驅動器900包括移位寄存器910、電平移動器920、和輸出緩沖器930。移位寄存器910、電平移動器920和輸出緩沖器930可包括多晶硅薄膜晶體管(TFT)。
柵極驅動器900基于進位信號CARRY、柵極時鐘信號GATE CLK、公共電極電壓Vcom以及柵極導通電壓Von和柵極截止電壓Voff順序輸出多個柵極信號G1、G2、…、Gn。
圖16是說明圖14中的源極驅動器820的詳細方框圖。
參考圖16，源極驅動器820包括移位寄存器821、第一數據鎖存器822、第二數據鎖存器823、數字-模擬轉換器(DAC，D/A)824、和輸出緩沖器825。移位寄存器821、第一數據鎖存器822、第二數據鎖存器823、數字-模擬轉換器(DAC)824和輸出緩沖器825可包括多晶硅薄膜晶體管(TFT)。
源極驅動器820基于點時鐘鎖存順序輸入的各個RGB數據，以將以時間掃描方法來自一點的定時系統改變為時間掃描方法的一線。
每水平周期，存儲在第一數據鎖存器822中的數據被傳送到第二數據鎖存器823，并且存儲在第二數據鎖存器823的數據被模擬-數字轉換器824轉換成模擬電壓。模擬電壓經由輸出緩沖器825而被施加到源極線D1、D2、…、Dm，并被施加到像素陣列500。
如上所述，在多晶硅TFT LCD裝置中，可以提供在其中集成了諸如存儲器、高速串行接口和用于MPEG-4實現的電路等的、操作于相對低壓和相對高頻的電路系統的專用IC，以增加生產效率，同時諸如源極驅動器、柵極驅動器、和DC-DC變換器、操作于相對高壓和相對低頻的其他電路系統被集成在液晶顯示面板。
已經描述了本發明的示例實施例，應該理解，由于在不脫離如所要求的本發明的精神或范圍的情況下可以對本發明進行多種變形，所以由所附權利要求限定的本發明不限于由上述描述提出的具體細節。
權利要求
1.一種用于顯示裝置的驅動器芯片，所述驅動器芯片包括串行接口，被配置以將從基帶IC接收的第一圖像數據變換成第二圖像數據，以輸出第二圖像數據；定時發生器，被配置以基于從基帶IC提供的第一控制信號輸出第二控制信號；以及存儲器，被配置以存儲第二圖像數據并被配置以基于第二控制信號將存儲的第二圖像數據輸出到顯示面板。
2.如權利要求1所述的驅動器芯片，其中所述顯示面板包括電平移動器，其中電平移動器的操作電壓高于串行接口、定時發生器和存儲器的每個的操作電壓，并且電平移動器的操作頻率低于串行接口、定時發生器和存儲器的每個的操作頻率。
3.如權利要求1所述的驅動器芯片，其中第一圖像數據包括與紅色相對應的三比特圖像數據、與綠色相對應的三比特圖像數據、和與藍色相對應的三比特圖像數據，并且其中所述第二圖像數據具有18比特。
4.如權利要求1所述的驅動器芯片，其中所述第一圖像數據是串行數據，并且所述第二圖像數據是并行數據。
5.如權利要求1所述的驅動器芯片，還包括MPEG-4解碼器，被配置以解碼從基帶IC提供的MPEG-4數據，以將解碼的MPEG-4數據提供到存儲器。
6.如權利要求5所述的驅動器芯片，其中MPEG-4數據具有8比特，并且解碼的MPEG-4數據具有18比特。
7.如權利要求5所述的驅動器芯片，其中所述顯示面板包括電平移動器，其中所述MPEG-4解碼器具有低于電平移動器的操作電壓的操作電壓，并且具有高于電平移動器的操作頻率的操作頻率。
8.如權利要求1所述的驅動器芯片，其中所述串行接口包括移動顯示數字接口(MDDI)，被配置以接收具有正極性的MDDI選通信號和具有負極性的MDDI選通信號、具有正極性的MDDI數據、和具有負極性的MDDI數據，其中所述串行接口解碼具有正極性的MDDI數據和具有負極性的MDDI數據，以作為第二圖像數據輸出解碼的MDDI數據。
9.如權利要求1所述的驅動器芯片，其中所述驅動器芯片被安裝在柔性印刷電路板(FPCB)，該柔性印刷電路板被電耦合在印刷電路板(PCB)和顯示面板之間。
10.一種顯示裝置，包括驅動器芯片，包括工作于相對低壓以及操作于相對高頻的第一電路，并且被安裝在電耦合到顯示面板的FPCB上；以及顯示面板，包括像素陣列和用于驅動像素的第二電路，其中所述第二電路工作于相對高壓和相對低頻。
11.如權利要求10所述的顯示裝置，其中每個像素包括一個開關。
12.如權利要求10所述的顯示裝置，其中所述開關是具有多晶硅(poly-Si)的溝道層，連接到被配置以發送柵極信號的柵極線的晶體管。
13.如權利要求10所述的顯示裝置，其中第二電路包括電平移動器，其中驅動器芯片的工作電壓低于電平移動器的工作電壓。
14.如權利要求13所述的顯示裝置，其中驅動器芯片的工作頻率高于電平移動器的工作頻率。
15.如權利要求10所述的顯示裝置，還包括PCB，其中FPCB是電耦合到PCB上的。
16.如權利要求15所述的顯示裝置，還包括基帶IC。
17.如權利要求16所述的顯示裝置，其中基帶IC包括中央處理單元(CPU)，被配置以輸出第一圖像數據和第一控制信號；圖形控制器，被配置以基于第一圖像數據和第一控制信號而輸出第二圖像數據和第二控制信號；第一串行接口，被配置以接收第二圖像數據并發送第二圖像數據；和第一控制接口，被配置以接收第二控制信號并發送第二控制信號。
18.如權利要求17所述的顯示裝置，其中所述第一電路包括第二串行接口，被配置以將從第一串行接口接收的第二圖像數據變換成第三圖像數據，并被配置以輸出第三圖像數據；第二控制接口，被配置以將從第一控制接口接收的第二控制信號變換成第三控制信號，以輸出第三控制信號；定時發生器，被配置以基于第三控制信號輸出第四、第五和第六控制信號；存儲器，被配置以存儲第三圖像數據并被配置以基于第四控制信號輸出存儲的第三圖像數據；以及第一RGB接口，被配置以將從存儲器提供的存儲的第三圖像數據變換成第四圖像數據，并輸出第四圖像數據。
19.如權利要求18所述的顯示裝置，其中第一電路還包括MPEG-4解碼器，其被配置以解碼從CPU提供的MPEG數據，并將解碼的MPEG數據提供給存儲器。
20.如權利要求10所述的顯示裝置，其中第二電路包括源極驅動器，被配置以將從第一電路提供的圖像數據轉換成模擬電壓，以將模擬電壓輸出給像素；電平移動器，被配置以基于從第一電路接收的控制信號輸出電平移動器控制信號；以及數字-數字變換器，被配置以輸出多個電源電壓。
21.如權利要求20所述的顯示裝置，其中所述源極驅動器包括移位寄存器，被配置以基于水平起始信號和從第一電路提供的第一和第二時鐘順序輸出負載控制信號；以及采樣和保持單元，被配置基于負載控制信號采樣和保持來自第一電路的圖像數據。
22.如權利要求21所述的顯示裝置，其中所述第二電路還包括柵極驅動器，被配置以基于從電平移動器輸出的電平移動控制信號順序輸出柵極信號。
23.如權利要求22所述的顯示裝置，其中所述柵極驅動器包括移位寄存器，被配置以基于從第一電路提供的第一和第二時鐘以及垂直起始信號而順序輸出負載控制信號；以及NAND門，被配置以對移位寄存器的級的輸出信號和移位寄存器的下一級的輸出信號執行NAND操作，以輸出柵極信號。
24.如權利要求22所述的顯示裝置，其中第二電路還包括RGB選擇器，被配置以基于從電平移動器提供的控制信號確定來自源極驅動器的圖像數據輸出的輸出路徑。
25.如權利要求16所述的顯示裝置，其中基帶IC包括中央處理單元(CPU)，被配置以輸出第一圖像數據和第一控制信號；以及第一串行接口，被配置以接收和發送第一圖像數據。
26.如權利要求25的顯示裝置，其中第一電路包括第二串行接口，被配置以接收第一圖像數據并將第一圖像數據變換為第二圖像數據；定時發生器，被配置以基于第二控制信號輸出第二、第三和第四控制信號；以及存儲器，被配置以存儲第二圖像數據，并被配置以基于第二控制信號輸出存儲的第二圖像數據。
27.如權利要求25的顯示裝置，其中CPU還輸出MPEG數據和對應于MPEG數據的第五控制信號，其中第一電路還包括MPEG-4解碼器，被配置以基于第五控制信號解碼從CPU提供的MPEG數據，以將解碼的MPEG數據提供給存儲器。
28.如權利要求25所述的顯示裝置，其中所述第二電路包括源極驅動器，被配置以將從第一電路輸出的圖像數據變換成模擬電壓，并將模擬電壓輸出給像素；電平移動器，被配置以基于從第一電路輸出的第三控制信號輸出電平移動控制信號；以及DC-DC變換器，被配置以基于從第一電路輸出的第四控制信號輸出多個電源電壓。
29.如權利要求28所述的顯示裝置，其中所述源極驅動器包括移位寄存器，被配置以基于從第一電路輸出的第一和第二時鐘以及水平起始信號順序輸出負載控制信號；電平移動器，被配置以基于從DC-DC變換器提供的電源電壓之一，對負載控制信號進行電平移動以輸出電平移動后的負載控制信號；以及輸出緩沖器，被配置以順序輸出電平移動后的負載控制信號。
30.如權利要求28所述的顯示裝置，其中第二電路還包括柵極驅動器，被配置以基于從電平移動器輸出的電平移動后的控制信號而順序輸出柵極信號。
全文摘要
一種顯示裝置，包括PCB、驅動器芯片和顯示面板。所述驅動器芯片被安裝在電耦合到PCB和顯示面板的FPCB上。所述驅動器芯片包括操作于相對低壓和相對高頻的第一電路。所述顯示面板包括像素陣列和用于驅動像素的第二電路。所述第二電路操作于相對高壓和相對低頻。因此，驅動器芯片IC的生產效率可以增加。
文檔編號G09G3/20GK1776801SQ200510124
公開日2006年5月24日 申請日期2005年11月16日 優先權日2004年11月16日
發明者朱勝鏞, 金一坤, 文國哲, 孟昊奭 申請人:三星電子株式會社