一種oled像素驅動電路的制作方法

專利名稱:一種oled像素驅動電路的制作方法
【專利摘要】本實用新型提供一種OLED像素驅動電路，包括掃描信號端、數據端、復位信號端、發光控制信號端、第一電源電壓輸入端、第二電源電壓輸入端、基準電壓輸入端，還包括第一、第二晶體管、第三、第四、第五、第六晶體管，還可以設置第七晶體管。所述第一晶體管或第二晶體管可為雙柵晶體管。本實用新型提供的OLED像素驅動電路通過電路結構中電子元件的連接設置，有效降低驅動薄膜晶體管(TFT)柵極的漏電流，進而縮小存儲電容面積，使得顯示面板具有高PPI。
【專利說明】
-種OLED像素驅動電路
技術領域
[0001] 本實用新型設及平板顯示技術領域，具體設及一種OL邸像素驅動電路。
【背景技術】
[0002] 有機發光二極管(Organic Light-Emitting Diode,簡稱:0LED)，又稱為有機電激 光顯示（Organic Electroluminesence Display,OELD)。近年來，隨著有機發光二極管 (OLED)技術的發展，有機發光二極管(OLED)市場逐漸開始由日韓往中國大陸轉移。有機發 光二極管(OLED)所具備的自發光、不需背光源，W及對比度高、響應時間短、厚度薄、視角廣 和可應用于柔性及透明顯示等優點也廣為業內人±所知。
[0003] 目前業內通常使用遷移率較高的低溫多晶娃化TPS)型薄膜晶體管(TFT)來驅動有 機發光二極管(OLED)面板，但低溫多晶娃化TPS)型薄膜晶體管(TFT)存在漏電較大的缺點。 當在像素電路中使用時通常導致驅動薄膜晶體管(TFT)的柵極漏電，進而影響顯示的穩定 性。為了保證一帖時間內顯示不變形，業內通常做法是加大存儲電容的容值，在漏電電荷數 不變的情況下使漏電壓差降低W穩定驅動薄膜晶體管(TFT)的柵極電壓，進而保證正常顯 示。但該方式由于電容的面積較大，故不利于實現高PPKPixels Per Inch，表示每英寸所 擁有的像素數目）。 【實用新型內容】
[0004] 針對上述現有技術的不足，本實用新型提供一種化抓像素驅動電路，有效降低驅 動薄膜晶體管(TFT)柵極的漏電流，進而縮小存儲電容面積，使得顯示面板具有高PPI。
[0005] 為解決上述問題，本實用新型采用的技術方案為：
[0006] 本實用新型提供一種化抓像素驅動電路，包括掃描信號端、數據端、復位信號端、 發光控制信號端、第一電源電壓輸入端、第二電源電壓輸入端、基準電壓輸入端；
[0007] 所述掃描信號端連接第一晶體管的柵極，第一晶體管的第一源極/漏極連接存儲 電容的第二接線端，所述存儲電容的第一接線端連接第一電源電壓輸入端，第一晶體管的 第二源極/漏極連接第二晶體管的第一源極/漏極；
[000引第二晶體管的柵極連接所述復位信號端，第二晶體管的第二源極/漏極連接基準 電壓輸入端；
[0009] 第=晶體管的柵極連接所述掃描信號端，第=晶體管的第一源極/漏極連接數據 端，第=晶體管的第二源極/漏極連接第四晶體管的第一源極/漏極；
[0010] 第四晶體管的柵極連接所述發光控制信號端，第四晶體管的第二源極/漏極連接 第一電源電壓輸入端；
[0011] 第五晶體管的柵極連接第一晶體管的第一源極/漏極，第五晶體管的第一源極/漏 極連接第四晶體管的第一源極/漏極，第五晶體管的第二源極/漏極連接第六晶體管的第二 源極/漏極；
[0012] 第六晶體管的柵極連接所述發光控制信號端，第六晶體管的第一源極/漏極連接 有機發光二極管的一端，有機發光二極管的另一端連接第二電源電壓輸入端，第六晶體管 的第二源極/漏極還連接第一晶體管的第二源極/漏極。
[0013] 作為本實用新型的第二種實施方案，第一晶體管和第=晶體管的柵極分別連接第 一掃描信號端R和第二掃描信號端，第二掃描信號端為所述掃描信號端。
[0014] 進一步地，在本實用新型的第一種實施方案中，還設有第屯晶體管，第屯晶體管的 柵極連接所述掃描信號端，第屯晶體管的第一源極/漏極連接第五晶體管的第二源極/漏 極，第屯晶體管的第二源極/漏極連接第一晶體管的第二源極/漏極。
[0015] 進一步地，在本實用新型的第二種實施方案中，還設有第屯晶體管，第屯晶體管的 柵極連接所述第一掃描信號端，第屯晶體管的第一源極/漏極連接第五晶體管的第二源極/ 漏極，第屯晶體管的第二源極/漏極連接第一晶體管的第二源極/漏極。
[0016] 進一步地，所述第一晶體管或第二晶體管為雙柵晶體管。
[0017] 本實用新型的有益效果在于：
[0018] 本實用新型提供的化邸像素驅動電路通過電路結構中電子元件的連接設置，有效 降低驅動薄膜晶體管(TFT)柵極的漏電流，進而縮小存儲電容面積，使得顯示面板具有高 PPI(Pixels Per Inch,表示每英寸所擁有的像素數目）。
【附圖說明】

[0019]圖1是本實用新型OL邸像素驅動電路的第一實施例的結構示意圖；
[0020] 圖2是圖1中OLED像素驅動電路的信號端波形圖；
[0021] 圖3是本實用新型OL邸像素驅動電路的第二實施例的結構示意圖；
[0022] 圖4是圖3中OLED像素驅動電路的信號端波形圖；
[0023] 圖5是本實用新型OL邸像素驅動電路的第S實施例的結構示意圖；
[0024] 圖6是圖5中OLED像素驅動電路的信號端波形圖；
[0025] 圖7是本實用新型OL邸像素驅動電路的第四實施例的結構示意圖；
[0026] 圖8是圖7中OLED像素驅動電路的信號端波形圖。
【具體實施方式】
[0027] 下面結合附圖具體闡明本實用新型的實施方式，附圖僅供參考和說明使用，不構 成對本實用新型專利保護范圍的限制。
[002引實施例1:
[0029] 如圖1所示，本實施例提供一種化ED像素驅動電路，包括掃描信號端SN、數據端 DATA、復位信號端RST、發光控制信號端EM、第一電源電壓輸入端化VDD、第二電源電壓輸入 端ELVSS、基準電壓輸入端VINIT;
[0030] 所述掃描信號端SN連接第一晶體管Ml的柵極，第一晶體管Ml的第一源極/漏極連 接存儲電容Cl的第二接線端，所述存儲電容Cl的第一接線端連接第一電源電壓輸入端 ELVDD，第一晶體管Ml的第二源極/漏極連接第二晶體管M2的第一源極/漏極；
[0031] 第二晶體管M2的柵極連接所述復位信號端RST，第二晶體管M2的第二源極/漏極連 接基準電壓輸入端VINIT;
[0032] 第S晶體管M3的柵極連接所述掃描信號端SN,第S晶體管M3的第一源極/漏極連 接數據端DATA,第S晶體管M3的第二源極/漏極連接第四晶體管M4的第一源極/漏極；
[0033] 第四晶體管M4的柵極連接所述發光控制信號端EM，第四晶體管M4的第二源極/漏 極連接第一電源電壓輸入端ELVDD;
[0034] 第五晶體管M5的柵極連接第一晶體管M1的第一源極/漏極，第五晶體管M5的第一 源極/漏極連接第四晶體管M4的第一源極/漏極，第五晶體管M5的第二源極/漏極連接第六 晶體管M6的第二源極/漏極；
[0035] 第六晶體管M6的柵極連接所述發光控制信號端EM，第六晶體管M6的第一源極/漏 極連接有機發光二極管Dl的一端，有機發光二極管Dl的另一端連接第二電源電壓輸入端 ELVSS，第六晶體管M6的第二源極/漏極還連接第一晶體管Ml的第二源極/漏極。
[0036] 圖2示出了發光控制信號端EM、復位信號端RST、掃描信號端SN的輸入信號波形圖。
[0037] 本實施例的OL邸像素驅動電路的工作原理說明如下：
[0038] 第一階段，發光控制信號端EM為高電壓，復位信號端RST、掃描信號端SN為低電壓， 此時第一、第二、第S、第五晶體管^、12、13、15導通，存儲電容(：1的第二接線端電壓被拉低 到基準電壓VINIT，此時為復位階段；
[0039] 第二階段，發光控制信號端EM、復位信號端RST為高電壓，掃描信號端SN為低電壓， 此時第一、第=、第五晶體管M1、M3、M5導通，存儲電容Cl的第二接線端寫入電壓為數據端電 壓Vdata+V化(V化為驅動第五晶體管M5的闊值電壓），此時為數據電壓寫入階段；
[0040] 第S階段，發光控制信號端EM為低電壓，復位信號端RST、掃描信號端SN為高電壓， 此時第四、第五、第六晶體管M4、M5、M6導通，柵極與源極之間的電壓Vgs = VDATA+Vth- ELVDD，故漏極與源極之間的電流Ids=K*化LVDD-VDATAr2,此時為顯示階段。
[0041 ] 實施例2:
[0042] 如圖3所示，作為本實用新型的第二種實施方案，與實施例1不同的是:第一晶體管 Ml和第S晶體管M3的柵極分別連接第一掃描信號端RSN和第二掃描信號端SN,第二掃描信 號端SN為實施例1中的所述掃描信號端。
[0043] 圖4示出了發光控制信號端EM、復位信號端RST、第一掃描信號端RSN和第二掃描信 號端SN的輸入信號波形圖。
[0044] 本實施例的OL邸像素驅動電路的工作原理說明如下：
[0045] 第一階段，發光控制信號端EM、第二掃描信號端SN為高電壓，復位信號端RST、第一 掃描信號端RSN為低電壓，此時第一、第二晶體管M1、M2導通，存儲電容Cl的第二接線端電壓 被拉低到基準電壓VINIT，此時為復位階段；
[0046] 第二階段，發光控制信號端EM、復位信號端RST為高電壓，第二掃描信號端SN、第一 掃描信號端RSN為低電壓，此時第一、第S、第五晶體管M1、M3、M5導通，存儲電容Cl的第二接 線端寫入電壓為數據端電壓VDATA+Vth(Vth為驅動第五晶體管M5的闊值電壓），此時為數據 電壓寫入階段；
[0047] 第S階段，發光控制信號端EM為低電壓，復位信號端RST、第二掃描信號端SN、第一 掃描信號端RSN為高電壓，此時第四、第五、第六晶體管M4、M5、M6導通，柵極與源極之間的電 壓Vgs = VDATA+Vth-化V孤，故漏極與源極之間的電流Ids = K*化LVDD-VDATAr 2，此時為顯示 階段。
[004引實施例3:
[0049] 如圖5所示，在本實用新型的實施例1的基礎上，還設有第屯晶體管M7,第屯晶體管 M7的柵極連接所述掃描信號端SN,第屯晶體管M7的第一源極/漏極連接第五晶體管M5的第 二源極/漏極，第屯晶體管M7的第二源極/漏極連接第一晶體管Ml的第二源極/漏極。
[0050] 圖6示出了發光控制信號端EM、復位信號端RST和掃描信號端SN的輸入信號波形 圖。
[0051 ]本實施例的OL邸像素驅動電路的工作原理說明如下：
[0052] 第一階段，發光控制信號端EM為高電壓，復位信號端RST、掃描信號端SN為低電壓， 此時第一、第二、第S、第五、第屯晶體管M1、M2、M3、M5、M7導通，存儲電容Cl的第二接線端電 壓被拉低到基準電壓VINIT，此時為復位階段；
[0053] 第二階段，發光控制信號端EM、復位信號端RST為高電壓，掃描信號端SN為低電壓， 此時第一、第S、第五、第屯晶體管^、13、15、17導通，存儲電容(：1的第二接線端寫入電壓為 數據端電壓Vdata+V化(V化為驅動第五晶體管M5的闊值電壓），此時為數據電壓寫入階段；
[0054] 第S階段，發光控制信號端EM為低電壓，復位信號端RST、掃描信號端SN為高電壓， 此時第四、第五、第六晶體管M4、M5、M6導通，柵極與源極之間的電壓Vgs = VDATA+Vth-化V孤， 故漏極與源極之間的電流Ids=K*化LVDD-VDATAr2,此時為顯示階段。
[0化5] 實施例4:
[0056] 如圖7所示，在本實用新型的實施例2的基礎上，還設有第屯晶體管M7,第屯晶體管 M7的柵極連接所述第一掃描信號端RSN，第屯晶體管M7的第一源極/漏極連接第五晶體管M5 的第二源極/漏極，第屯晶體管M7的第二源極/漏極連接第一晶體管Ml的第二源極/漏極。
[0057] 圖8示出了發光控制信號端EM、復位信號端RST、第一掃描信號端RSN和第二掃描信 號端SN的輸入信號波形圖。
[0058] 本實施例的OL邸像素驅動電路的工作原理說明如下：
[0059] 第一階段，發光控制信號端EM、第二掃描信號端SN為高電壓，復位信號端RST、第一 掃描信號端RSN為低電壓，此時第一、第二、第屯晶體管M1、M2、M7導通，存儲電容Cl的第二接 線端電壓被拉低到基準電壓VINIT，此時為復位階段；
[0060] 第二階段，發光控制信號端EM、復位信號端RST為高電壓，第二掃描信號端SN、第一 掃描信號端RSN為低電壓，此時第一、第S、第五、第屯晶體管^、13、15、17導通，存儲電容(：1 的第二接線端寫入電壓為數據端電壓VDATA+Vth(Vth為驅動第五晶體管M5的闊值電壓），此 時為數據電壓寫入階段；
[0061] 第S階段，發光控制信號端EM為低電壓，復位信號端RST、第二掃描信號端SN、第一 掃描信號端RSN為高電壓，此時第四、第五、第六晶體管M4、M5、M6導通，柵極與源極之間的電 壓Vgs = VDATA+Vth-化V孤，故漏極與源極之間的電流Ids = K*化LVDD-VDATAr 2，此時為顯示 階段。
[0062] 由于漏極與源極之間的電流Ids只跟第一電源電壓化VDD和數據端電壓VDATA有 關，故能消除闊值電壓的影響，闊值電壓指薄膜晶體管的開啟電壓，通常取I = l〇nA*W/L& Vds = -O. IV時的Vgs值。
[0063] 同時存儲電容Cl的第二接線端與基準電壓VINIT之間有第一和第二晶體管Ml和M2 的阻攔，故能有效降低漏電流，從而保證驅動薄膜晶體管(TFT)柵極電壓和有機發光二極管 (OLED)顯示電流的穩定性。
[0064]圖I對應的實施例1和圖7對應的實施例4與常規7T1C像素電路的驅動薄膜晶體管 (化iver thin film transistor,DTFT)柵極電壓及顯示電流穩定性對比如下：
[00 化]
[0066] 在上述實施例中，所述第一晶體管Ml或第二晶體管M2可為雙柵晶體管，雙柵晶體 管指共柵極的串聯在一起的兩個薄膜晶體管，從而進一步限制漏電，降低存儲電容的電容 值。
[0067] 如上述實施例為本實用新型較佳的實施方式，但本實用新型的實施方式并不受上 述實施例的限制，其他的任何未背離本實用新型的精神實質與原理下所作的改變、修飾、替 代、組合、簡化，均應為等效的置換方式，都包含在本實用新型的保護范圍之內。
【主權項】
1. 一種OLED像素驅動電路，其特征在于:包括掃描信號端、數據端、復位信號端、發光控 制信號端、第一電源電壓輸入端、第二電源電壓輸入端、基準電壓輸入端； 所述掃描信號端連接第一晶體管的柵極，第一晶體管的第一源極/漏極連接存儲電容 的第二接線端，所述存儲電容的第一接線端連接第一電源電壓輸入端，第一晶體管的第二 源極/漏極連接第二晶體管的第一源極/漏極； 第二晶體管的柵極連接所述復位信號端，第二晶體管的第二源極/漏極連接基準電壓 輸入端； 第三晶體管的柵極連接所述掃描信號端，第三晶體管的第一源極/漏極連接數據端，第 三晶體管的第二源極/漏極連接第四晶體管的第一源極/漏極； 第四晶體管的柵極連接所述發光控制信號端，第四晶體管的第二源極/漏極連接第一 電源電壓輸入端； 第五晶體管的柵極連接第一晶體管的第一源極/漏極，第五晶體管的第一源極/漏極連 接第四晶體管的第一源極/漏極，第五晶體管的第二源極/漏極連接第六晶體管的第二源 極/漏極； 第六晶體管的柵極連接所述發光控制信號端，第六晶體管的第一源極/漏極連接有機 發光二極管的一端，有機發光二極管的另一端連接第二電源電壓輸入端，第六晶體管的第 二源極/漏極還連接第一晶體管的第二源極/漏極。2. 根據權利要求1所述的0LED像素驅動電路，其特征在于： 第一晶體管和第三晶體管的柵極分別連接第一掃描信號端和第二掃描信號端，第二掃 描信號端為所述掃描信號端。3. 根據權利要求1所述的0LED像素驅動電路，其特征在于： 還設有第七晶體管，第七晶體管的柵極連接掃描信號端，第七晶體管的第一源極/漏極 連接第五晶體管的第二源極/漏極，第七晶體管的第二源極/漏極連接第一晶體管的第二源 極/漏極。4. 根據權利要求2所述的0LED像素驅動電路，其特征在于： 還設有第七晶體管，第七晶體管的柵極連接所述第一掃描信號端，第七晶體管的第一 源極/漏極連接第五晶體管的第二源極/漏極，第七晶體管的第二源極/漏極連接第一晶體 管的第二源極/漏極。5. 根據前述權利要求中任一項所述的0LED像素驅動電路，其特征在于： 所述第一晶體管或第二晶體管為雙柵晶體管。
【文檔編號】G09G3/3266GK205722744SQ201620184666
【公開日】2016年11月23日
【申請日】2016年3月10日
【發明人】朱杰, 阮偉文, 吳錦坤, 胡君文, 蘇君海, 李建華
【申請人】信利（惠州）智能顯示有限公司