專利名稱：一種輸出電流可調(diào)的電流驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進(jìn)行電流驅(qū)動(dòng)的電子電路和集成電路，尤其是可以設(shè)定輸出電流大小的集成電路的電流驅(qū)動(dòng)級(jí)。
現(xiàn)在，我們?cè)谲囌竞蜍囀摇C(jī)場(chǎng)候機(jī)室可以看到各種由發(fā)光二極管LED組成的大屏幕點(diǎn)陣顯示屏，上面發(fā)布了車輛班次信息、航班信息等；數(shù)碼管是一種由多個(gè)(或多組)可以獨(dú)立控制的發(fā)光二極管的管芯組成“8”字形的顯示器件，用在銀行可以顯示存貸款的利率和當(dāng)前匯率等，用在證券公司可以顯示當(dāng)前股市、股價(jià)信息等，另外，還可以用在電子儀器上顯示各種數(shù)據(jù)等。這里的發(fā)光二極管和數(shù)碼管屬于電流發(fā)光器件，其發(fā)光亮度與通過(guò)該器件的電流有一定的關(guān)系；另外，在設(shè)計(jì)微型電動(dòng)機(jī)的驅(qū)動(dòng)電路時(shí)，通常也要考慮驅(qū)動(dòng)電流與電動(dòng)機(jī)轉(zhuǎn)速的關(guān)系。
在設(shè)計(jì)通用的電流驅(qū)動(dòng)集成電路時(shí)，一般我們會(huì)提供較大的電流驅(qū)動(dòng)能力，但由于最終的產(chǎn)品應(yīng)用不同，有可能需要調(diào)節(jié)其驅(qū)動(dòng)能力。例如，一款通用的電流驅(qū)動(dòng)電路，其靜態(tài)電流驅(qū)動(dòng)能力為100mA，對(duì)于直徑10mm的發(fā)光二極管也許驅(qū)動(dòng)正常，但是對(duì)于直徑3mm的發(fā)光二極管就有可能因?yàn)轵?qū)動(dòng)電流過(guò)大而損壞發(fā)光二極管；數(shù)碼管也是一樣，0.5英寸數(shù)碼管的電流承受能力只有2英寸數(shù)碼管的幾分之一；即使電流承受能力沒(méi)問(wèn)題，有時(shí)我們也需要通過(guò)調(diào)節(jié)驅(qū)動(dòng)電流控制發(fā)光器件的顯示亮度或者電動(dòng)機(jī)的轉(zhuǎn)速。
當(dāng)前在調(diào)節(jié)電流驅(qū)動(dòng)能力方面有兩個(gè)方法一種方法是在電流驅(qū)動(dòng)輸出端串接限流電阻，由于電流驅(qū)動(dòng)輸出端的輸出電壓有限，所以串接電阻的阻值越大則輸出電流越小；另一種方法是脈寬調(diào)制，即以一定時(shí)間為周期，每個(gè)周期內(nèi)僅部分時(shí)間輸出電流，其余時(shí)間不輸出電流，所以電流輸出時(shí)間占整個(gè)周期的比例越小則在負(fù)載上得到的平均輸出電流越小。前一種方法，因?yàn)楦鱾€(gè)電流驅(qū)動(dòng)輸出端都要串接限流電阻而使得整個(gè)電路的元器件增多，不符合當(dāng)前電子產(chǎn)品應(yīng)該精致小巧的大趨勢(shì)，一般每個(gè)數(shù)碼管要7個(gè)電阻，如果帶小數(shù)點(diǎn)則要8個(gè)電阻，而且各個(gè)電阻的阻值不能相差太大，否則顯示亮度不均勻。后一種方法，因?yàn)樵黾用}寬調(diào)制電路而使驅(qū)動(dòng)電路本身有些復(fù)雜，并且由于在脈寬調(diào)制過(guò)程中，驅(qū)動(dòng)電流時(shí)有時(shí)無(wú)，一方面，整個(gè)電路的峰值電流較大，容易干擾其它電路；另一方面，由于方波信號(hào)在頻譜上包含有大量的諧波，從而產(chǎn)生較多的電磁輻射，不利于環(huán)保。
本發(fā)明的目的是，提供一種結(jié)構(gòu)簡(jiǎn)單、成本低廉的輸出電流可調(diào)的電流驅(qū)動(dòng)電路。
本發(fā)明的技術(shù)構(gòu)思是CMOS場(chǎng)效應(yīng)管(晶體管)是一種電壓控制器件，其柵極電壓可以影響溝道電阻，也就能夠控制輸出電流；所以，將輸入的信號(hào)電壓與某一參考電壓進(jìn)行合成，由合成電壓控制CMOS器件的溝道電阻；這樣，通過(guò)調(diào)節(jié)參考電壓的大小就可以影響CMOS器件的輸出電流。
另外，CMOS器件包括PMOS和NMOS，兩者具有類似的工作原理，兩者的主要差別在于電氣極性相反。CMOS屬于4端器件，包括柵極(G端)、源極(S端)、漏極(D端)、襯底(B端)，但在一般的CMOS集成電路中，襯底都具有默認(rèn)的連接。在本發(fā)明中，除非單獨(dú)注明，PMOS的襯底默認(rèn)連接到整個(gè)電流驅(qū)動(dòng)電路的正電源端(VCC)，NMOS的襯底默認(rèn)連接到整個(gè)電流驅(qū)動(dòng)電路的接地端(GND)?？紤]到CMOS數(shù)字集成電路的一般特性，在本發(fā)明中不再區(qū)分CMOS器件的源極與漏極；并且對(duì)于多個(gè)同類CMOS器件進(jìn)行并聯(lián)的描述，在本發(fā)明中將等同于單個(gè)CMOS器件。除非單獨(dú)注明，本發(fā)明所述的某點(diǎn)電壓是指該點(diǎn)相對(duì)于整個(gè)電流驅(qū)動(dòng)電路的接地端的電壓。
實(shí)現(xiàn)本發(fā)明的技術(shù)方案是電流驅(qū)動(dòng)電路包括參考電壓輸入端(VREF)、電壓限幅合成模塊(11)、壓控電流驅(qū)動(dòng)模塊(12)。電壓限幅合成模塊將輸入的信號(hào)電壓與參考電壓合成為控制電壓，壓控電流驅(qū)動(dòng)模塊根據(jù)控制電壓的大小輸出相應(yīng)的電流。整個(gè)電流驅(qū)動(dòng)電路還包括正電源端(VCC)、接地端或者稱為負(fù)電源端(GND)、信號(hào)電壓輸入端(IN)、電流驅(qū)動(dòng)輸出端(OUT)。
上述方案中，電壓限幅合成模塊包括一個(gè)由M1(PMOS)和M2(NMOS)組成的反相器。該反相器的輸入端，即M1和M2的柵極相連接后，作為整個(gè)電流驅(qū)動(dòng)電路的信號(hào)電壓輸入端(IN)；該反相器的輸出端(VC)，即M1和M2的漏極相連接后，連接到壓控電流驅(qū)動(dòng)模塊的輸入端；該反相器的正電源端，即M1的源極，連接到整個(gè)電流驅(qū)動(dòng)電路的正電源端(VCC)；該反相器的負(fù)電源端，即M2的源極，連接到參考電壓輸入端(VREF)。
上述方案中，壓控電流驅(qū)動(dòng)模塊包括一個(gè)M3(PMOS)，實(shí)際電路通常由多個(gè)PMOS并聯(lián)以獲得足夠的電流驅(qū)動(dòng)能力，但用于電流驅(qū)動(dòng)時(shí)，多個(gè)PMOS并聯(lián)等同于單個(gè)較大尺寸的PMOS。M3的柵極連接到電壓限幅合成模塊的輸出端(VC)；M3的源極連接到整個(gè)電流驅(qū)動(dòng)電路的正電源端(VCC)；M3的漏極作為整個(gè)電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)輸出端(OUT)。
在上述方案中，當(dāng)參考電壓為0V時(shí)，電壓限幅合成模塊輸出的控制電壓的幅度為0V至整個(gè)電流驅(qū)動(dòng)電路的正電源電壓；當(dāng)參考電壓為1V時(shí)，電壓限幅合成模塊輸出的控制電壓的幅度為1V至整個(gè)電流驅(qū)動(dòng)電路的正電源電壓。由于參考電壓不同時(shí)，壓控電流驅(qū)動(dòng)模塊的M3的柵極所獲得的控制電壓不同，所以其溝道電阻以及輸出電流都會(huì)作相應(yīng)的變化。實(shí)際的CMOS器件屬于非線性電子元器件，柵極電壓對(duì)溝道電阻的影響還同時(shí)受源漏電壓的影響。在本發(fā)明的技術(shù)方案以及此方案的實(shí)際應(yīng)用電路中，參考電壓在一定范圍內(nèi)的逐步增大，會(huì)使得壓控電流驅(qū)動(dòng)模塊的輸出電流逐步減小，直到電流減小到0；當(dāng)參考電壓為0V時(shí)(理論上還可以為負(fù)值，輸出電流可能更大，但實(shí)際電路中一般不會(huì)出現(xiàn)這類情況，所以不必考慮)，壓控電流驅(qū)動(dòng)模塊的輸出電流達(dá)到最大值。
因?yàn)镻MOS和NMOS具有類似的工作原理，差別主要在于電氣極性相反，所以在需要輸出負(fù)電流或者稱為吸入電流時(shí)，只要基于本發(fā)明技術(shù)方案的原理對(duì)前述電路作下述調(diào)整將電壓限幅合成模塊的反相器的正電源端，即M4(PMOS，原標(biāo)號(hào)是M1)的源極，改接到參考電壓輸入端(VRO，原標(biāo)號(hào)是VREF)；將電壓限幅合成模塊的反相器的負(fù)電源端，即M5(NMOS，原標(biāo)號(hào)是M2)的源極，改接到整個(gè)電流驅(qū)動(dòng)電路的接地端(GND)；用M6(NMOS)替換壓控電流驅(qū)動(dòng)模塊的原M3(PMOS)，并將M6的源極改接到整個(gè)電流驅(qū)動(dòng)電路的接地端(GND)。在這個(gè)電路中，參考電壓在一定范圍內(nèi)的逐步減小，會(huì)使得壓控電流驅(qū)動(dòng)模塊的輸出負(fù)電流逐步減小，直到電流減小到0；當(dāng)參考電壓等于整個(gè)電流驅(qū)動(dòng)電路的正電源電壓時(shí)(理論上還可以大于正電源電壓，輸出負(fù)電流可能更大，但實(shí)際電路中一般不會(huì)出現(xiàn)這類情況，所以不必考慮)，壓控電流驅(qū)動(dòng)模塊的輸出負(fù)電流達(dá)到最大值。輸出負(fù)電流也就是吸入電流，可以用于驅(qū)動(dòng)共陽(yáng)數(shù)碼管(數(shù)碼管中多個(gè)發(fā)光二極管的陽(yáng)極已經(jīng)連接在一起，所以只能在各個(gè)發(fā)光二極管的陰極進(jìn)行負(fù)電流驅(qū)動(dòng))；而輸出正電流，可以用于驅(qū)動(dòng)共陰數(shù)碼管(陰極共用，陽(yáng)極正電流驅(qū)動(dòng))。
在實(shí)際應(yīng)用中，整個(gè)電流驅(qū)動(dòng)電路可以是一個(gè)獨(dú)立的電子電路，也可以是某個(gè)集成電路的電流驅(qū)動(dòng)級(jí)。電流驅(qū)動(dòng)級(jí)的信號(hào)電壓輸入端可以直接連接到該集成電路的其它功能模塊。例如，對(duì)多個(gè)數(shù)碼管進(jìn)行動(dòng)態(tài)顯示掃描的集成電路，其電流驅(qū)動(dòng)級(jí)的信號(hào)電壓就是來(lái)自于當(dāng)前所激活的數(shù)碼管的字段數(shù)據(jù)寄存器。
基于上述方案的實(shí)際集成電路中，多個(gè)電流驅(qū)動(dòng)級(jí)可以共用一個(gè)參考電壓輸入端，使得各電流驅(qū)動(dòng)級(jí)具有基本相同的電流驅(qū)動(dòng)能力，這樣可以保證該集成電路所驅(qū)動(dòng)的多個(gè)發(fā)光器件具有均勻的發(fā)光亮度，同時(shí)也可以減少該集成電路所需要的外部連接。例如，驅(qū)動(dòng)一個(gè)數(shù)碼管的8個(gè)電流驅(qū)動(dòng)級(jí)可以共用一個(gè)參考電壓端，從而同步設(shè)定各電流驅(qū)動(dòng)級(jí)輸出電流的大小。另外，參考電壓可以來(lái)自于集成電路內(nèi)部的一個(gè)節(jié)點(diǎn)，稱為參考電壓節(jié)點(diǎn)，該節(jié)點(diǎn)可以由集成電路的其它功能模塊進(jìn)行驅(qū)動(dòng)。例如由數(shù)模轉(zhuǎn)換模塊DAC的輸出驅(qū)動(dòng)參考電壓節(jié)點(diǎn)，通過(guò)修改數(shù)模轉(zhuǎn)換模塊DAC的輸入數(shù)據(jù)就可以設(shè)定參考電壓的大小。
基于本發(fā)明的技術(shù)方案，調(diào)節(jié)參考電壓就可以靈活地設(shè)定電流驅(qū)動(dòng)電路或者集成電路電流驅(qū)動(dòng)級(jí)的輸出電流，結(jié)構(gòu)簡(jiǎn)單，方便實(shí)用，成本低廉。
下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。
圖1為基于本發(fā)明技術(shù)方案的電流驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。
圖2為CMOS器件的一般圖示說(shuō)明。
圖3為基于本發(fā)明技術(shù)方案的電流驅(qū)動(dòng)電路的原理圖。
圖4為基于本發(fā)明技術(shù)方案輸出負(fù)電流的電流驅(qū)動(dòng)電路的原理圖。
圖5為基于本發(fā)明技術(shù)方案的集成電路的局部硬件原理圖。
圖6是針對(duì)圖3所示電流驅(qū)動(dòng)電路的各關(guān)鍵點(diǎn)的波形示意圖。
見(jiàn)圖1，在本發(fā)明之前，常規(guī)的電流驅(qū)動(dòng)電路包括信號(hào)電壓輸入端、電流驅(qū)動(dòng)模塊、電流驅(qū)動(dòng)輸出端；基于本發(fā)明的技術(shù)方案，電流驅(qū)動(dòng)電路還包括參考電壓輸入端、電壓限幅合成模塊(11)，并且電流驅(qū)動(dòng)模塊也被替換為壓控電流驅(qū)動(dòng)模塊(12)。
見(jiàn)圖2，CMOS器件屬于4端器件，包括PMOS和NMOS。圖中，右邊上下兩個(gè)圖示分別為PMOS和NMOS的4端圖示，左邊上下兩個(gè)圖示分別為PMOS和NMOS的3端圖示。在本發(fā)明中，CMOS器件的襯底都采用默認(rèn)連接，即PMOS的襯底接整個(gè)電路的正電源端(VCC)，NMOS的襯底接整個(gè)電路的接地端(GND)，所以原理圖中采用了CMOS器件的3端圖示。
見(jiàn)圖3，這是基于本發(fā)明技術(shù)方案的電流驅(qū)動(dòng)電路的原理圖。電壓限幅合成模塊包括由M1(PMOS)和M2(NMOS)構(gòu)成的反相器，反相器中的M2的源極連接到參考電壓輸入端(VREF)，反相器的輸入端就是信號(hào)電壓輸入端(IN)，反相器的輸出端(VC)連接到壓控電流驅(qū)動(dòng)模塊的輸入端。壓控電流驅(qū)動(dòng)模塊包括M3(PMOS)，其輸出端就是電流驅(qū)動(dòng)輸出端(OUT)。輸入的信號(hào)電壓可以開(kāi)啟或者關(guān)閉電流驅(qū)動(dòng)電路的輸出電流，當(dāng)信號(hào)電壓為低電平時(shí)，輸出電流總是被關(guān)閉而為0；當(dāng)信號(hào)電壓為高電平時(shí)，如果參考電壓為0V，則M2可以將M3的柵極下拉到0V，所以M3溝道電阻較小而輸出較大的電流，如果參考電壓為1V，則M2最多能將M3的柵極下拉到1V，所以M3溝道電阻稍大而輸出稍小的電流。綜上所述，電流驅(qū)動(dòng)電路的輸入信號(hào)電壓決定輸出電流的開(kāi)與關(guān)，而參考電壓決定輸出電流的大小參考電壓增大，輸出電流減小，使整個(gè)電流驅(qū)動(dòng)電路的輸出電流可調(diào)。
見(jiàn)圖4，這是基于本發(fā)明技術(shù)方案輸出負(fù)電流的電流驅(qū)動(dòng)電路的原理圖，其工作原理與針對(duì)圖3的描述相同，僅電氣極性有所差別。電壓限幅合成模塊包括由M4(PMOS)和M5(NMOS)構(gòu)成的反相器，M4的源極連接到參考電壓輸入端(VRO)，壓控電流驅(qū)動(dòng)模塊包括M6(NMOS)，其輸出端就是電流驅(qū)動(dòng)輸出端(OUT)，只不過(guò)是輸出負(fù)電流也就是吸入電流。輸入的信號(hào)電壓可以開(kāi)啟或者關(guān)閉電流驅(qū)動(dòng)電路的輸出電流，當(dāng)信號(hào)電壓為高電平時(shí)，輸出電流總是被關(guān)閉而為0；當(dāng)信號(hào)電壓為低電平時(shí)，如果參考電壓等于整個(gè)電流驅(qū)動(dòng)電路的正電源電壓，假定該正電源電壓為5V，則M4可以將M6的柵極上拉到5V，所以M6溝道電阻較小而吸入較大的電流，如果參考電壓為4V，則M4最多能將M6的柵極上拉到4V，所以M6溝道電阻稍大而吸入稍小的電流。綜上所述，電流驅(qū)動(dòng)電路的輸入信號(hào)電壓決定輸出電流的開(kāi)與關(guān)，而參考電壓決定輸出電流的大小參考電壓減小，輸出電流減小。
見(jiàn)圖5，虛線框內(nèi)是基于本發(fā)明技術(shù)方案的集成電路的局部硬件原理圖。該集成電路(CHIP)中具有8組基于本發(fā)明技術(shù)方案的電流驅(qū)動(dòng)級(jí)，圖中只畫(huà)出了兩組，分別是包括M11、M12、M13在內(nèi)的第一組和包括M81、M82、M83在內(nèi)的第八組。各電流驅(qū)動(dòng)級(jí)的輸入信號(hào)來(lái)自于該集成電路的其它功能模塊；各電流驅(qū)動(dòng)級(jí)的電流驅(qū)動(dòng)輸出端都被連接到集成電路的外部引腳(OUT1、OUT8，其它引腳在圖中未畫(huà)出)；所有電流驅(qū)動(dòng)級(jí)的參考電壓端都連接在一起，并被連接到集成電路的外部引腳(VREF)。該集成電路還包括全局共用的正電源引腳(VCC)和接地引腳(GND)。另外，為了在集成電路沒(méi)有外接參考電壓的情況下提供默認(rèn)的參考電壓，該集成電路還包括一個(gè)參考電壓下拉設(shè)定器件M0(NMOS，在此起一個(gè)下拉電阻的作用)。這樣，如果在應(yīng)用電路中沒(méi)有提供外接的參考電壓，該集成電路仍然能夠按默認(rèn)設(shè)定輸出電流；而在需要調(diào)整輸出電流大小時(shí)，還可以在該集成電路的外部引腳(VREF)連接上拉電阻R1，由R1與M0分壓決定參考電壓的大??；如果沒(méi)有參考電壓下拉設(shè)定器件M0，則電阻R1通常選用3端可調(diào)電阻，兩個(gè)固定端分別連接正電源線和接地線，可調(diào)端連接參考電壓引腳(VREF)。圖中R1的下固定端與接地線(GND)以虛線相連，說(shuō)明該連接線是可選的。該集成電路在應(yīng)用時(shí)，可以省去常規(guī)方案中的串接限流電阻，而將各電流驅(qū)動(dòng)級(jí)的電流驅(qū)動(dòng)輸出端直接連接發(fā)光二級(jí)管(圖中L1、L8)或者共陰數(shù)碼管的各個(gè)陽(yáng)極，調(diào)整參考電壓的上拉電阻R1的阻值，就可以設(shè)定參考電壓的大小，從而改變流過(guò)發(fā)光器件(圖中L1、L8)中的電流，以匹配和調(diào)整發(fā)光器件的亮度。
見(jiàn)圖6，從上至下依次顯示圖3電路的各關(guān)鍵點(diǎn)的波形信號(hào)電壓輸入端(IN)的電壓波形，參考電壓輸入端(VREF)的電壓波形，電壓限幅合成模塊輸出端(VC)的電壓波形，電流驅(qū)動(dòng)輸出端(OUT)的電流波形(以發(fā)光器件作為負(fù)載)。
隨著時(shí)代的進(jìn)步，人們對(duì)電子產(chǎn)品除了功能要求外，又有了一些附屬要求環(huán)保、節(jié)能、精致、小巧、靈活等等，基于本發(fā)明技術(shù)方案的電流驅(qū)動(dòng)電路以及相關(guān)的集成電路將能更好的滿足人們的這些要求，并且結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)、成本低廉。
權(quán)利要求
1.一種輸出電流可調(diào)的電流驅(qū)動(dòng)電路，具有信號(hào)電壓輸入端和電流驅(qū)動(dòng)輸出端，其特征是包括一個(gè)參考電壓輸入端；包括一個(gè)電壓限幅合成模塊，用于將信號(hào)電壓和參考電壓合成為控制電壓；包括一個(gè)壓控電流驅(qū)動(dòng)模塊，用于根據(jù)控制電壓的大小輸出相應(yīng)的電流。
2.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)電路，其特征是電壓限幅合成模塊包括一個(gè)反相器，該反相器的負(fù)電源端連接到參考電壓輸入端。
3.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)電路，其特征是電壓限幅合成模塊包括一個(gè)反相器，該反相器的正電源端連接到參考電壓輸入端。
4.根據(jù)權(quán)利要求2或3所述的電流驅(qū)動(dòng)電路，其特征是電壓限幅合成模塊中的反相器由一個(gè)PMOS器件和一個(gè)NMOS器件構(gòu)成，兩個(gè)器件的柵極相連接，并作為整個(gè)電流驅(qū)動(dòng)電路的信號(hào)電壓輸入端。
5.根據(jù)權(quán)利要求2所述的電流驅(qū)動(dòng)電路，其特征是壓控電流驅(qū)動(dòng)模塊包括PMOS器件，其源極連接到電流驅(qū)動(dòng)電路的正電源端，漏極作為電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)輸出端。
6.根據(jù)權(quán)利要求3所述的電流驅(qū)動(dòng)電路，其特征是壓控電流驅(qū)動(dòng)模塊包括NMOS器件，其源極連接到電流驅(qū)動(dòng)電路的接地端，漏極作為電流驅(qū)動(dòng)電路的電流驅(qū)動(dòng)輸出端。
7.一種電流驅(qū)動(dòng)級(jí)輸出電流可調(diào)的集成電路，具有電流驅(qū)動(dòng)輸出端，其特征是集成電路內(nèi)部包含一個(gè)參考電壓節(jié)點(diǎn)；至少包括一個(gè)電壓限幅合成模塊和一個(gè)壓控電流驅(qū)動(dòng)模塊。
8.根據(jù)權(quán)利要求7所述的集成電路，其特征是集成電路中包含一個(gè)參考電壓下拉設(shè)定器件NMOS，該NMOS的漏極連接到參考電壓節(jié)點(diǎn)，源極連接到集成電路的接地端。
9.根據(jù)權(quán)利要求7所述的集成電路，其特征是集成電路中包含一個(gè)參考電壓上拉設(shè)定器件PMOS，該P(yáng)MOS的漏極連接到參考電壓節(jié)點(diǎn)，源極連接到集成電路的正電源端。
10.根據(jù)權(quán)利要求7、8或9所述的集成電路，其特征是參考電壓節(jié)點(diǎn)與集成電路的外部引腳相連接，用于在集成電路外部調(diào)整參考電壓的大小。
全文摘要
本發(fā)明是一種可以調(diào)整輸出電流大小的電流驅(qū)動(dòng)電路。包括電壓限幅合成模塊(11)和壓控電流驅(qū)動(dòng)模塊(12)，電壓限幅合成模塊將信號(hào)電壓與參考電壓進(jìn)行合成，控制壓控電流驅(qū)動(dòng)模塊輸出與參考電壓相關(guān)的電流。該電流驅(qū)動(dòng)電路可以用于集成電路的電流驅(qū)動(dòng)級(jí)，從而通過(guò)調(diào)整參考電壓的大小，設(shè)定集成電路的輸出電流的大小。電路結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)、成本低廉。
文檔編號(hào)G09G3/32GK1549434SQ0311340
公開(kāi)日2004年11月24日 申請(qǐng)日期2003年5月8日 優(yōu)先權(quán)日2003年5月8日
發(fā)明者尹啟鳳 申請(qǐng)人:尹啟鳳