專利名稱：：表面面板模塊、表面面板模塊配置、決定表面面板模塊配置的表面面板模塊至至少一參考...的制作方法
技術領域：
：本發明是關于一種表面面板模塊、表面面板模塊配置、決定表面面板模塊配置的表面面板模塊至至少一參考位置距離的方法、處理器配置、紡織構造結構及關于表面面板結構。
背景技術：
：在建造技術與展示結構的多項領域中，皆需利用簡單的方式在地板、壁面或天花板中配置傳感器系統與致動器系統，特別是顯示器組件；因此，地板、壁面或天花板須可隨意或可整體感知到接觸及/或壓力，且應可以與關于接觸及/或壓力存在的光學指示或聲音指示產生反應。所需的大面積傳感器系統或大面積顯示器系統須適合利用簡單的方式加以操作，特別是，傳感器系統或致動器系統的安裝應適用于各種大小與各種幾何形狀的地板、壁面或天花板。為了將傳感器系統或致動器系統整合在房間的地板、側墻或天花板中，習知技藝是以一種特定用途(customer-specific)的方式而將所需的傳感器與致動器裝置在地板、壁面或天花板中。此類特定方式需要進行大量的規劃，其中在各個情形中，在建造物的規劃過程中，皆需要精確地標示指明必須置放傳感器與致動器系統的位置。此類特定方式的另一個缺點是各傳感器與各致動器是被分別驅動，且各具有獨立的電源線及數據線；數據線則已分別被路由(即經特定路線傳送)、或是經過必須個別安裝的路由器(router)而至一中央計算單元。此外，在習知技藝中尚需使用復雜的控制軟件來驅動各個傳感器與致動器，且其必須與個別的特定方式的特定幾何(specificgeometry)匹配，以對物體進行二維(two-dimensional)或三維(three-dimensional)偵測，特別是對人群進行偵測。由于諸如此類的特定方式不具應用彈性且又昂貴，因此并不適于在市面上量產。此外，文獻[1]揭露了一種在電磁場中(或換言之，在微系統中)的自組織顯示區域(self-organizingdisplay)與感測區域(sensor-areas)的誤差容限(error-tolerant)與故障容限(fault-tolerant)架構。文獻[2]揭露了一種具有按鈕的控制表面面板與一種控制板。此外，文獻[3]揭露了一種地板表面面板模塊，其中電源纜線或數據纜線是永久安裝且耦合至另一個地板表面面板模塊之電源纜線或數據纜線。此外，該地板表面面板模塊包含了計算機芯片與傳感器，例如用于偵測溫度或是偵測該地板表面面板模塊所負載的重量的計算機芯片與傳感器。如文獻[1]所述之處理器配置的一般缺點在于各個處理器必須配備四個或六個彼此獨立的雙向通信鏈接至各別的四或六個相鄰處理器。目前大部分的商用、低成本的微控制器(亦即在包含處理器的處理器組件中作為中央控制組件的處理器)都具有標準化通信接口，但是一個微控制器正常提供的標準化通信接口的數量皆明顯少于上述處理器配置中所需的四或六個通信接口。因此，在文獻[1]所述的處理器配置中，必須在處理器通信接口之各處理器組件中使用其它的通信模塊，以提供額外需要的通信接口，因而導致材料成本增加，并增加了處理器配置制造上的整合復雜度。除此之外，目前仍知多種總線總線(bus)系統，例如使用串平行列接口(SerialParallelInterface，SPI接口)的總線總線系統、或是基于控制局域網絡標準(ControllerAreaNetworkstandard，CAN標準)的總線總線系統、或是使用I2C接口來交換電子數據的總線總線系統(見文獻[4])。本發明即基于以一種簡單且具成本效益的方式在地板、壁面或天花板中之電子整合的問題。此問題可由一種表面面板模塊、一種表面面板模塊配置、一種用于決定表面面板模塊配置的表面面板模塊至至少一參考位置距離的方法而獲得解決，其具有如權利要求獨立項中所主張的特征。
發明內容表面面板模塊具有至少一電源供應連接，至少一數據傳輸接口與至少一處理器單元，其耦合至該電源供應器連接與該數據傳輸接口。本發明顯然可視為一種包含用于表面面板(paneling)的標準設計的模塊，特別是用于地板面板、壁面面板或天花板面板，該模塊更具有一處理器單元以處理電子信號，電力則經由一電源供應器連接而供至該處理器單元，且藉由數據傳輸接口將欲處理的數據提供至該處理器單元。換言之，這代表處理器單元是嵌埋在表面面板的標準組件中，因此各表面面板模塊代表本質獨立的單元，然卻能夠以額外提供的組件為基礎，而經由一表面面板模塊配置中兩個以上的表面面板模塊的數據傳輸接口來交換電子信號，其因而可在表面面板模塊配置內分別找出表面面板模塊及/或相對于一預定參考位置的局部位置。因此，就表面面板模塊而言，便可非常輕易地決定在一區域內的此一模塊位置，而無須任何外部信息。這使得可以利用一個非常簡單且低成本的方法而以本質上相同的方式來設計并量產各表面面板模塊，且盡管在該等表面面板模塊中整合有其它的電子組件，在表面面板模塊的配置布局上，本發明亦無須為了在該表面面板模塊配置內對各表面面板模塊精確尋址而考慮在該等表面面板模塊覆蓋區域中的各表面面板模塊必須配置的位置。一個表面面板模塊配置具有兩個以上的表面面板模塊，特別是具有大量的表面面板模塊，該等表面面板模塊藉由各電源供應器連接與各數據傳輸接口而彼此耦合。為了決定該表面面板模塊配置內，從各別表面面板模塊表面到至少一具有電子信息的參考位置的距離(其中該等電子信息在互相鄰近的表面面板模塊的處理器單元間交換)，一第一表面面板模塊的一處理器單元產生一第一信息，該第一信息含有第一距離信息，該第一距離信息含有該第一表面面板模塊的距離或接收來自該參考位置的該第一信息的一第二表面面板模塊的距離；該第一信息由該第一表面面板模塊的處理器單元發送至該第二表面面板模塊的處理器單元，且該參考位置到該第二表面面板模塊的位置是以該距離信息的函數而加以決定或儲存。該第二表面面板模塊的處理器單元進而產生一第二信息，該第二信息含有第二距離信息，該第二距離信息含有該第二表面面板模塊的距離或接收來自該參考位置的該第二信息的一第三表面面板模塊的距離，其中該第二信息是從該第二表面面板模塊的處理器單元發送至該第三表面面板模塊的處理器單元，且從該參考位置到該第三表面面板模塊的處理器單元的距離是以該第二距離信息的函數加以決定或儲存。在該表面面板模塊配置中且經由數據傳輸接口而彼此耦合的所有表面面板模塊皆執行以上所述的該等方法步驟。因此，一旦開始執行此一方法，便可以利用局部信息而決定在該表面面板模塊配置內的各個表面面板模塊的位置、以及其離至少一參考位置的距離。本發明之此一構想可明顯應用在微系統中已經發展的架構以及其微數據顯示器與傳感器中，且針對此一構想所發展的算法則已轉換至建造技術與展示技術之微系統中，其所需的處理器單元則皆埋嵌在表面面板模塊內，而成為標準組件。這廣泛開啟了新應用選擇的范圍，其于下文中將詳細說明。基本上，參考位置并沒有限制，而該參考位置最好是入口處理器(將于下文中加以說明)所在位置，其驅動該表面面板模塊配置的處理器單元并促使該表面面板模塊配置自外部進行通信；該參考位置亦可為該表面面板模塊配置內的一個位置，而在此情形中，一表面面板模塊最好是配置在該參考位置上且與其相關；在此例中，該參考位置最好是位于邊緣，亦即最上一列或最下一列或最左一行或最右一行，在此情形下該表面面板模塊配置的處理器單元則以矩陣的方式而配置行與列中，而信息最好是專門經由位于該表面面板模塊配置邊緣處的至少某些表面面板模塊而藉由該入口處理器傳輸于該表面面板模塊配置中、或自該表面面板模塊配置傳輸。這個程序顯然代表從該參考位置(通常是在該表面面板模塊配置的邊緣)上的一“輸入表面面板模塊”的一“處理器單元”開始，亦即在相對于該表面面板模塊配置的一輸出模塊上，一第一距離被指派為例如一距離值“1”，其表示該輸入表面面板模塊是位于離該入口處理器“1”的位置上。在具有自該參考位置發送信息的該處理器單元之該表面面板模塊的距離則被插入各信息中且被傳輸到欲接收此信息之處理器單元的情形中，第一處理器單元以第一信息的方式傳輸該距離值“1”至第二處理器單元，而該第二處理器單元將所接收的距離值增加“1”，此時儲存此增量值“2”為該第二處理器單元中更新的第二距離值；該第二距離值再被增加“1”而產生一第三距離值，該第三距離值被傳輸第三處理器單元并加以儲存；所有表面面板模塊的所有處理器單元都以對應的方式來執行此一對應程序，且在接收具有距離信息的信息后即更新與處理器相關的各距離值，無論何時，所接收的距離值皆小于所儲存的距離值。一個表面面板模塊配置具有大量的表面面板模塊，各表面面板模塊則是經由一雙向通信接口(數據傳輸接口)而耦合至至少一相鄰的表面面板模塊。為了決定從一參考位置到該表面面板模塊配置中的一表面面板模塊的各別距離，信息系于各表面面板模決的處理器單元間交換，最好是在互相鄰近的表面面板模塊的處理器單元間交換，其中各信息含有一距離信息，而該距離信息則指示發送信息的一處理器單元的表面面板模塊距離，或指示接收來自該參考位置的信息的一處理器單元的表面面板模塊距離(亦稱為距離值)，且各處理器單元則是設計為可決定、或可從一接收信息中的距離信息儲存其至所述參考位置的實際距離。由于僅使用局部信息、以及特別是在直接互相鄰近的表面面板模塊的處理器單元間進行電子信息的交換，此程序特別耐用于個別的表面面板模塊或兩表面面板模塊間的各別連接產生干擾或失效的情形。本發明的較佳發展例則于權利要求附屬項中說明，而其細節則于下文關于本發明之方法與本發明之處理器配置中加以描述。本發明一發展例則提供整合在一插塞連接器中的電源供應器連接與數據傳輸接口。經由該表面面板模塊所包含的電子線路即可以電子方式執列數據處理，或是經由整合在該等電子線路中的光學線路即可以光學方式執列數據處理；其中至少一電源線是根據本發明之此發展例而提供，該電源線將該處理器單元耦合至該電源供應器連接，且至少一數據線系以上述之光學數據線路方式提供，而該處理器單元則藉由該數據線而耦合至數據傳輸接口。該表面面板模塊可為一壁面面板模塊、一地板面板模塊或一天花板面板模塊。在本文中，須注意本發明并不限于封閉房間的使用，該表面面板模塊亦可僅覆蓋地板而不由展示面之側壁接合。根據本發明一發展例，該表面面板模塊是設計為以一瓷磚，或一壁磚，或一拼板地板組件，或一薄板組件覆蓋其表面。此外，在該表面面板模塊中至少可整合一傳感器，該傳感器可為一聲音傳感器、一壓力傳感器(例如壓晶體管(piezo-crystal)傳感器)、一氣體傳感器、一振動傳感器、一形變(deformation)傳感器或一應力(tensile-stress)傳感器。根據本發明另一發展例，該表面面板模塊具有至少一個整合于其內的致動器；舉例而言，該致動器可為一成像單元或一聲音生成單元，最好是一液晶顯示單元或一聚合物電子顯示單元、一般形式的顯示單元、一產生聲波之揚聲器、或是可產生電磁波的任何一般組件；另一種可使用的致動器則是可產生振動的組件。壁磚最好是陶瓷壁磚、或固態地磚(例如軟木地板組件)、或是磚型組件，其可用于類似樂高積木(Lego)的方式來鑲嵌一表面。該表面面板模塊可為六角形(hexagonalshape)，其中各例中的各表面面板模塊具有高達六個相鄰的表面面板模塊，其各以數據傳輸接口中的一雙向通信接口而彼此耦合。當使用六角表面面板模塊時，可于該表面面板模塊配置中產生非常高的堆積密度。另外，該表面面板模塊亦可為矩形，其中各例中的各表面面板模塊則具有高達四個相鄰的表面面板模塊，其各以數據傳輸接口中的一雙向通信接口而彼此耦合。根據本發明另一發展例，在決定所述參考距離至所述表面面板模塊的距離前，先根據在所述表面面板模塊配置的一導入點的一表面面板模塊決定所述表面面板模塊配置內的表面面板模塊的物理位置，具有至少一行參數z與一列參數s的位置決定信息(其分別包含在所述表面面板模塊配置內發送所述信息的處理器單元的列數或行數、或是分別包含接收所述信息的處理器單元的列數或行數)被傳輸至鄰近表面面板模塊的處理器單元，且各處理器單元分別執行下述步驟●若接收信息中的行參數高于所述處理器單元先前儲存的行數，則指派所述接收信息的行參數z為所述處理器單元本身的行數，●若接收信息中的列參數高于所述處理器單元本身的列數，則指派該等接收信息的行參數值為所儲存的列數，●若其本身行數及/或其本身列數已根據上述方法步驟而改變，則產生具有新行參數與新列參數的新位置測量信息，其各包含發送所述信息的處理器單元的行數與列數、或接收所述信息的處理器單元的行數與列數，且該等信息被分別傳輸至一鄰近表面面板模塊的處理器單元。此一發展例更延伸了本發明中關于在互相相鄰的表面面板模塊間局部交換信息的概念；根據本發明此一概念，該表面面板模塊配置內的各別表面面板模塊的物理距離僅單純與自直接相鄰的表面面板模塊接收的位置信息的局部位置信息有關，這使得此程序亦可耐用于該表面面板模塊基于自組織化時所產生的誤差或失效的情形。根據本發明另一發展例，在一反復方法中，若在各接收信息中的先前儲存距離值大于所接收的距離值(增加了一預定值)，則改變所述表面面板模塊本身距離的所述處理器單元，以及在一表面面板模塊的處理器單元改變其本身距離值的情況下，產生一距離測量信息并將其發送至鄰近表面面板模塊的處理器單元，所述距離測量信息各包含其本身距離以作為距離信息，或作為從入口處理器到接收處理器單元的距離值。該距離值可由其本身距離值改變微一個已經增加一預定值的值，該預定值最好是“1”。本發明特別適合用于下列應用范圍●建筑自動化，特別是用以增進建筑物便利性，●與位置相關之警報器系統，例如用以決定一個進入的人或物體的重量，●展示地址或展示館中的自動訪客導引，●用于緊急情況下的控制系統，例如在飛行器(飛機)或火車上，以向旅客指示緊急逃生路徑。顯然，本發明可視為將所需的電子數據處理與任意所需的傳感器系統、或顯示組件與通信網路組件整合在已知的壁面、地板、或天花板鑲面系統(panelingsystem)中；在本文中，該等鑲面系統是適用于覆蓋一表面于預定方向的標準組件，特別是一種矩形或六角形裝置。雖然下述實施例是說明一種鋪砌瓷磚(tiled)之裝置，但本發明不限于瓷磚或壁磚，而亦可用于任合適于表面覆蓋或表面鑲面的標準組件。本發明更基于提供一種處理器配置，其中所使用的處理器不需要配備其它的通信接口于處理器組件中。此構想可由具有如權利要求獨立項中所主張特征的處理器配置、紡織構造結構(textilefabricstructure)與表面面板結構而實現。一處理器配置具有至少一接口處理器，其提供所述處理器配置一信息接口；此外，該處理器配置具有大量的處理器，至少在某些情形中，所述處理器在物理上配置為彼此直接相鄰耦合以交換電子信息；該處理器配置更具有大量的傳感器及/或致動器，其中指派一傳感器及/或一致動器于所述大量處理器中的各處理器，且各處理器耦合至具有欲以電子信息傳輸的感測數據及/或致動數據的各處理器單元，其中所述電子信息是來自所述接口處理器及/或傳至所述接口處理器。至少在某些情形中物理上配置為彼此直接相鄰的該等處理器是根據高于單一等級的標準耦合拓樸而彼此耦合。一種紡織構造結構則具有上述的處理器配置，該等處理器是配置在該紡織構造結構中；此外，該紡織構造結構具有將該等處理器彼此耦合的導電線路；該紡織構造結構更具有將該等處理器彼此耦合的傳導性數據傳輸線路，以及非導電線路。此外，位于該紡織構造結構邊緣的該等導電線路是與該等傳導性數據傳輸線路分別供有電子接口與數據傳輸接口。由于此一設計，該紡織構造結構具有優于習知技術的優勢，其具有大面積且可輕易裁切為所需形狀，因此可以輕易與任何欲配置的所需表面彼此貼合；而由于在該紡織構造結構中已將處理器組件彼此耦合，因而無須進一步在該紡織構造結構中耦合各別的處理器組件(例如傳感器或致動器(如發光導引)或處理器等)。換言之，這表示有兩個以上的處理器組件埋嵌在該紡織構造結構中以鑲面(paneling)一表面。在該紡織構造結構內的各處理器單元最好是可以經由數據傳輸線路，藉由另外用來與該紡織構造結構中的其它處理器組件交換電子信息的組件而找出該紡織構造結構內各處理器組件的局部位置，最好是使用如文獻[1]所述的方法來找出各處理器組件相對于一預定參考位置的局部位置，換言之，即執行一個自組織化(self-organization)程序。因此，處理器單元可因而非常容易地決定其在一表面內的位置，而無須任何其它的外部信息，即使是當紡織構造結構被裁切為一預定形狀時，在此過程期間各微電子組件間的處理器組件或耦合線路會由于裁切過程而被破壞或移動。因此，就量產之處理器組件的自組織化而言，此方式可以一種非常簡單且具成本效益的方法來配置一紡織構造結構，以將該紡織構造結構裁切為鋪設該紡織構造結構所需的預定形狀，而且，盡管在該紡織構造結構中整合了其它的電子組件，但仍不需考慮該等紡織構造結構覆蓋的表面內配置處理器組件的位置，便可分別對該紡織構造結構內的各個處理器組件尋址。上述的紡織構造結構以及在其上所固定的表面面板是針對一表面面板結構而提供。本發明顯然可視為在該處理器配置內具有之高于單一等級的標準耦合拓樸降低了該處理器配置中的處理器組件與處理器的整合復雜度與硬件復雜度，因此相較于傳統技術而言，本發明所需的通信接口數量即可降低，舉例而言，降為四或六個雙向通信接口(見圖2)，因而在一處理器組件中，除了該處理器本身所提供的通信接口之外，則不需要再使用其它的通信接口。特別是，現在只需要使用兩個通信接口來取代原本需要的四個或六個通信接口，目前許多商用的微控制器(亦即處理器)都是具有兩個通信接口。舉例而言，由億恒公司(InfineonTMCompany)所提供的許多微控制器，例如XC161或XC164微控制器，便具有兩個標準化的通信接口，因此該等處理器組件可以被制造地更具成本效益且具有更少的組件，而不需配置其它的標準化通信，換言之，即不需使用標準化通信協議。根據本發明，顯然不需要像習知技藝中使用點對點通信鏈接來以單一等級的耦合拓樸耦合兩個物理上直接配置為相鄰的處理器，而是可以使用高于單一等級的標準耦合拓樸，特別是使用標準總線總線耦合拓樸或標準環型耦合拓樸。一般而言，根據本發明，任何標準較高等級(高于單一等級)的耦合拓樸都可以用來耦合在該處理器配置內物理上配置為彼此直接相鄰的處理器。藉由將點對點通信鏈接改變成標準較高等級(較高層級)拓樸即可明顯減少所需的通信接口數量，其最好各具有最多四個用戶(subscriber)；在此例中，仍可滿足物理上配置為彼此直接相鄰的處理器間的局部通信需求，且可以在無須改變的情形下轉換原本裝置的通信鏈接線路之網格(grid)結構，因此即可使用如文獻[1]所述之基本裝置。本發明的較佳發展例細節可見于權利要求附屬項中。根據本發明一發展例，一種特別簡單且具成本效益的高于單一等級、耐用于誤差與失效情形之耦合拓樸即為一標準總線總線耦合拓樸，物理上配置為彼此直接相鄰的處理器即根據此耦合拓樸而彼此耦合。根據本發明另一發展例，一種特別簡單且具成本效益的高于單一等級、耐用于誤差與失效情形之耦合拓樸即為一標準環型耦合拓樸，物理上配置為彼此直接相鄰的處理器即根據此耦合拓樸而彼此耦合。本發明中用于標準總線總線耦合拓樸的一項實施例是根據下列通信接口標準而設計●串平行列接口(SerialParallelInterface，SPI)，●控制器局域網絡接口(ControllerAreaNetworkinterface，CANinterface)，或●如文獻[4]所述的I2C接口。換言之，根據本發明一發展例，可使用一種SPI總線總線、一種CAN總線總線、或一種I2C總線總線來產生高于單一等級的標準耦合拓樸。該等處理器是以矩陣形式而配置于列與行中，或是配置為六角結構的形式。根據該紡織構造結構的一發展例，該等導電線路是設計為可用于供應電力至兩個以上的處理器及/或傳感器及/或致動器。根據本發明另一發展例，該等傳導性數據傳輸線路具電傳導性。根據本發明另一發展例，該等傳導性數據傳輸線路具光傳導性。特別是，兩個以上的處理器中的各處理器組件最好是藉由該等傳導性線路與該等傳導性數據傳輸線路而耦合至所有相鄰的處理器組件，亦即在一標準矩形網格中，其各耦合至四個相鄰的處理器組件。最好是至少有一個傳感器耦合至所述兩個以上的處理器，此種傳感器可為一壓力傳感器、一熱傳感器、一煙霧傳感器、一光學傳感器或一噪音傳感器。在一發展例中，該紡織構造結構具有至少一成像組件及/或一聲波生成組件及/或一振動生成組件，其耦合至至少某些所述兩個以上的處理器。這表示該紡織構造結構具有至少一個整合于其中的致動器，舉例而言，該致動器可為一成像單元或一聲音生成單元，最好是一液晶顯示單元或一聚合物電子顯示單元、一般形式的顯示單元、一產生聲波之揚聲器、或是可產生電磁波的任何一般組件；另一種可使用的致動器則是可產生振動的組件。根據本發明另一發展例，該紡織構造結構中的所述兩個以上的處理器及/或傳感器及/或致動器是設計為可使信息在第一處理器組件與該紡織構造結構中相鄰的一第二處理器組件之間交換，以決定第一處理器組件離一參考位置的各別距離；各信息含有一距離信息，其中該距離信息指示發送信息的一處理器單元的表面面板模塊距離，或指示接收來自該參考位置的信息的一處理器單元的表面面板模塊距離；此外該等處理器組件是設計為可決定、或可從一接收信息中的距離信息儲存至該參考位置的實際距離。該表面面板結構最好是設計為壁面面板結構、地板面板結構或天花板面板結構的形式。該表面面板結構可具有一紡織物，藉以使導電線路至少在該紡織構造結構的次要區域上均勻通過。用以使導電線路通過的紡織物是用來避免人群周圍的“電子煙霧(electrosmog)”，其可用以遮蔽此“電子煙霧”；然而在此例中，仍必須注意以確認某些區域(例如電容傳感器上的區域)不會被遮蔽覆蓋。本發明特別適用于下列應用范圍●建筑自動化，特別是用以增進建筑物便利性，●與位置相關之警報器系統，例如用以決定一個進入的人或物體的重量，●展示地址或展示館中的自動訪客導引，●用于緊急情況下的控制系統，例如在飛行器(飛機)或火車上，以向旅客指示緊急逃生路徑，●使用紡織構造結構來偵測可能危害的紡織混凝土結構，●用于收集統計分析用的信息，例如顧客拜訪了公司的哪些區域、以及拜訪多久等信息。除了由塑料纖維(非導電性線路)制成的基本構造外，本發明之紡織構造結構包含傳導性線路，最好是由傳導性線索與織品線路(例如銅金屬導線、聚合物細線、碳細線或其它導電性線路)制成；而若是使用金屬導線時，最好是使用一層由貴重金屬(例如金或銀)所組成的覆層(coating)，來作為抗濕氣或腐蝕媒介的腐蝕保護層。另一種可行方式則是涂布一層隔離漆(例如聚酯、聚氨、聚氨基鉀酸酯)來隔離金屬線路。除了導電纖維線路外，亦可使用由塑料或玻璃所組成的光學波導來作為數據傳輸線路。該紡織構造結構的基本結構的厚度最好是配合欲整合于其中的處理器組件(在下文中亦稱為微處理器模塊，例如傳感器、發光二極管及/或微處理器等)厚度；舉例而言，傳感器可為一壓力傳感器、一熱傳感器、一煙霧傳感器、一光學傳感器或一噪音傳感器。光學傳導纖維及/或電性傳導纖維間的分隔最好是選擇為可與欲整合之該等處理器組件的連接網格互相配合。即使是在如下述地毯裝置(carpetarrangement)之實施例的情形中，本發明亦不限于地毯，而亦可用于其它適于一般任何處理器的表面覆蓋或表面覆層(cladding)的任何組件中，其中該處理器與一傳感器及/或一致動器相關。本發明之紡織構造裝置具有整合的微電子裝置、處理器單元及/或傳感器及/或致動器，例如微小指示器卷標，其本質上完全具操作性且可固定于不同類型的表面面板；諸如此類的項目包含了例如非傳導性紡織物、地板覆蓋物(如地毯)、拼花地板、塑料、簾幔、卷簾、壁紙、隔席、蓬頂、涂覆層、涂漆料與紡織混凝土等，這些項目最好是藉由黏合、層壓或硬化等方式加以固定。本發明之實施例將于下文中配合圖式加以說明，在圖式中相同的組件即以相同的組件符號加以標示，其中圖1為根據本發明第一實施例的瓷磚裝置(tilearrangement)平面圖；圖2A至圖2C為本發明的瓷磚平面圖，其包含矩形瓷磚(圖2A)、三角形瓷磚(圖2B)或六角形瓷磚(圖2C)；圖3為圖1所示的瓷磚裝置中的一瓷磚平面圖；圖4示意性說明了根據本發明第一實施例的瓷磚裝置與一中央控制計算機的平面圖；圖5為根據本發明第二實施例的瓷磚裝置(tilearrangement)平面圖；圖6為一六角形瓷磚的平面圖；圖7A與圖7B說明一方向性圖形(圖7A)與一非方向性圖形(圖7B)；圖8為一方向性圖譜；圖9A與圖9B為處理器配置的示意圖，其分別為非方向性圖形(圖9A)與方向性圖形(圖9B)；圖10為不同路由路徑(routingpaths)的示意圖，其為具有作為一根源之輸入節點的方向性圖譜；圖11為較佳的路由圖譜示意圖；圖12A至圖12J說明如圖11所示的路由圖譜的不同驅動時間點；圖13A至圖13F說明如圖11所示的路由圖譜的不同驅動時間點；圖14為兩個平行瓷磚的平面圖，其說明了兩瓷磚間的雙向信息交換；圖15為非相干性瓷磚的示意圖；圖16為發送測量相干性信息時之相干性瓷磚示意圖；圖17為用于解釋測量位置信息之發送的瓷磚示意圖；圖18為瓷磚示意圖，其用以說明找到該瓷磚裝置內的各別瓷磚位置時的情形；圖19為用于解釋測量距離信息之發送的瓷磚示意圖；圖20說明在執行距離決定程序時的瓷磚裝置，其中該瓷磚裝置在其較低邊緣具有大量的輸入處理器單元；圖21說明在執行具例決定程序后的瓷磚裝置，其中該瓷磚裝置的最低列中的每第三個瓷磚各與一參考位置相關；圖22為用于解釋測量組織信息之接收與傳輸的瓷磚示意圖；圖23為用于解釋在該瓷磚裝置內的偶數行中的測量信道信息之傳輸組織化序列的瓷磚示意圖；圖24為用于解釋在該瓷磚裝置內的奇數行中的測量信道信息之傳輸組織化序列的瓷磚示意圖；圖25為復數瓷磚的示意圖，其用以說明經由耦合于該等瓷磚通信接口彼此間的信道來進行組織化與信息交換；圖26說明了一種執行標準反向組織程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖27說明了在執行標準反向組織程序后的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的每第三個瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖28為一處理器單元的示意圖，其用于解釋測量計數節點信息之接收與傳輸；圖29為一瓷磚示意圖，用以解釋測量節點尺寸信息之接收與傳輸；圖30說明了一種執行瓷磚生產決定程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖31說明了一種執行瓷磚生產決定程序后的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的每第三個瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖32為一瓷磚示意圖，用以解釋測量顏色距離信息之傳輸；圖33為一瓷磚示意圖，用以解釋測量封鎖標記信息之接收與傳輸；圖34為一瓷磚示意圖，用以解釋一“未涂色”的瓷磚對于測量封鎖標記信息之接收；圖35說明了一種執行漫游信道與瓷磚裝置決定程序以及指派標記的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖36為一瓷磚示意圖，用以解釋測量刪除信道信息之接收與傳輸；圖37為一瓷磚示意圖，用以解釋測量行組織信息之接收與傳輸；圖38說明了一種執行再組織程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的每第三個瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖39說明了一種執行再組織程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖40為一種處理器單元示意圖，其用以解釋藉由一測量顏色距離信息來起始輸入瓷磚顏色；圖41說明了一種執行再組織程序后的瓷磚裝置，其中權重g＝0，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖42說明了一種執行再組織程序后的瓷磚裝置，其中權重g＝∞，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖43為一瓷磚示意圖，用以解釋測量編號信息之接收與傳輸；圖44說明了一種執行重新編號程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的所有瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖45說明了一種執行編號程序的瓷磚裝置，在此情形中，針對該瓷磚裝置的最低列的每第三個瓷磚而由一入口處理器供應或發送信息、或將信息供應或發送至該入口處理器；圖46說明了根據本發明一實施例之路由表(routingtable)；圖47為一瓷磚示意圖，用以解釋數據路由與顯示；圖48為一瓷磚示意圖，用以解釋重試(retry)信息之接收與傳輸；圖49為所使用信息的一概述圖；圖50為本發明一實施例之瓷磚的電路示意圖；圖51說明了本發明一實施例之瓷磚的插塞連接器的平面圖；圖52A與圖52B為根據本發明實施例，用以說明瓷磚的插塞連接器與一瓷磚連接組件的截面圖；圖53說明了根據本發明另一構想之處理器配置；圖54說明了如圖53所示的處理器配置的放大部分A；圖55說明了根據本發明另一構想之處理器配置；圖56說明了本發明實施例中所提供的處理器組件示意圖；以及圖57說明了根據本發明另一構想之處理器配置；圖58說明了根據本發明又一構想之處理器配置。具體實施例方式圖1說明了一種具有大量矩形瓷磚的瓷磚裝置100，其以矩陣形式而配置于列與行中且經由數據傳輸接口而彼此耦合(下文中將更詳細說明)，其中瓷磚101系耦合至直接相鄰配置的瓷磚101。各個瓷磚101基本上是相同的，如圖3之放大圖式所示。圖3說明了具有大量顯示組件301、302的瓷磚101，在此一實施例中，九個這類組件中的八個顯示組件301是以箭號形式配置，而另一個顯示組件302則以交叉形式配置在該瓷磚101的中央；該等顯示組件301、302是用以指示正通行于該瓷磚101上的使用者一條到達預定目的地的路徑。該等方向箭號顯示組件301具有一或多個對應的背景發光(backgroundlighting)系統，其各驅動一或多個箭號形狀的顯示組件301，并因而各照亮一或多個顯示組件301。除了一般的成像單元之顯示單元外，此實施例之瓷磚101亦具有一傳感器組件5001，如圖50中的電路圖所示，而根據本發明之實施例，該傳感器組件5001為一壓力傳感器。根據本發明之實施例，各瓷磚101亦具有一處理器5002，一微處理器與位于該矩形瓷磚101各側的插塞連接器5003、5004、5005、5006(假設該瓷磚101是矩形)。該等插塞連接器5003、5004、5005、5006各具有一接地連接5007、5008、5009、5010與一數據傳輸連接5011、5012、5013、5014作為一數據傳輸接口，其中各接口是設計為雙向通信接口的形式，亦具有一電源供應器連接5015、5016、5017、5018，藉以提供供應電壓VDD。該等電源供應器連接5015、5016、5017、5018與處理器5002的耦合方式與各數據傳輸連接5011、5012、5013、5014與各接地連接5007、5008、5009、5010相同。根據本發明此一實施例，該瓷磚101的各個組件是經由電力線路5019、5020、5021、5022而耦合；此外，微處理器5002是經由一第一控制線5023而耦合至顯示組件301、302，藉以供應顯示組件301、302控制信號，且微處理器5002經由一第二控制線5024而耦合至傳感器組件5001，由該傳感器組件5001偵測的數據可藉以由該傳感器組件5001傳送至該處理器5002。各插塞連接器5003、5004、5005、5006各配置在該瓷磚101的下表面，且作為下文中所述的連接埠(dockingbay)。在該瓷磚101上的各插塞連接器5003、5004、5005、5006可經由一瓷磚連接組件5210而與物理上直接相鄰配置的瓷磚101上的各鋪件(matingpiece)電性連接或機械式連接，該瓷磚連接組件5210的截面則如圖52B所示。根據此一實施例，該等插塞連接器的配置可以旋轉90°的倍數而呈對稱配置。上述裝置可以直接轉換為任何所需形狀的瓷磚或壁磚101，盡管在該瓷磚101上各表面的該等插塞連接器配置與對應的導線必須與各個形狀配合；舉例而言，在六角形瓷磚101的情形中，插塞連接器是配置在各對應表面上，亦即總共會有六個插塞連接器；在三角形瓷磚的情形中，則以相似的方式將三個插塞連接器配置在瓷磚101的各表面。圖51說明了具有接地連接5007、數據傳輸連接5011與電源供應器連接5015的插塞連接器5003放大圖。藉由瓷磚連接組件5210而彼此連接的兩個直接相對的連接埠之截面即如圖52B所示，在配置瓷磚或壁磚的過程中，亦即在安裝過程中，首先配合瓷磚連接組件5210，例如藉由將其導入石膏(plaster)或瓷磚網格(tilegrid)，接著將瓷磚101的各別連接埠插至該瓷磚連接組件5210。在圖52A與圖52B中說明了此一情形，圖52A與圖52B為各具有插塞連接5007、5011、5015的插塞連接器5003的截面圖以及該瓷磚連接組件5210的連接、接地連接5211、數據傳輸連接5212與電源供應器連接5213的截面圖。該插塞連接器5003具有一凹室(cavity)5201，而連接5007、5011、5015則配置及形成于其中；該凹室5201的側壁5202上具有一柄狀圖樣5203，其中該瓷磚連接組件5210上的柄狀元件5214、5215與該柄狀圖樣5203接合以作為一扣合扣件(click-actionfastener)，而將該插塞連接器5003以機械方式耦合至該瓷磚連接組件5210。亦可使用與該瓷磚連接組件5210相配組件耦合的彈性纜線(cables)來替代與該瓷磚連接組件5210永遠相配的該等連接5007、5011、5015。如圖3所述的瓷磚101中的發光組件可設計為發光二極管的形式或甚至是設計為任何具有所需復雜度的屏幕(screen)，亦可用以定義固定的預定路徑或動態路徑。舉例而言，在展示時或在通過展示館附近時，其可指示出往下一個展示品的路徑，在此例中整體系統可使用傳感器組件501來決定各訪客的位置，并分別給予該訪客方向指示。在本發明的一發展例中，瓷磚亦可含有無線傳輸/接收系統，藉以傳輸一使用者的身分(例如使用一無線傳輸器)，并由該瓷磚101中的無線接收器接收，而以各使用者身份的函數來產生經過一展示館或展示的特定使用者引導。該傳感器的形式是可決定重量的壓力傳感器、電感傳感器(inductivesensor)、電容傳感器(愛迪生傳感器)、光學傳感器或濕度傳感器。根據本發明的各瓷磚101可以任何所需方式設計，例如如圖2A所述的矩形、圖2B所述的三角形、或圖2C所述的六角形。圖4為具有大量瓷磚101的瓷磚裝置100示意圖，該瓷磚裝置100具有一瓷磚數據入口401，其配置在該瓷磚裝置100的一側，并具有至少一入口處理器以分別產生信息至該瓷磚裝置100的瓷磚101的該等處理器。入口處理器是耦合至至少一瓷磚101并使用各數據傳輸接口以供應所需數據至此一瓷磚101或使此一瓷磚101檢查所需數據。根據此一實施例，該瓷磚數據入口401的各入口處理器不具有關于該瓷磚裝置100的大小與配置的信息。此外，在該方法一開始時，該等瓷磚101的各處理器單元沒有關于該等瓷磚配向的信息，亦即關于該瓷磚裝置100內的準直(alignment)或物理位置的信息。在將于下文中說明的初始化階段中(在使用該瓷磚裝置100前或在重置該瓷磚裝置100中儲存的信息后)，該瓷磚入口的入口處理器401起始一自組織化過程，其將于下文中詳細說明。在該瓷磚裝置100的自組織化過程中，該瓷磚裝置100中的瓷磚101獲知其位置與準直以及建構影像所需的信息路徑，亦即用于提供欲顯示的信息至欲實際展示這些信息的各顯示單元。此一獲知程序是利用在該瓷磚裝置100中互相鄰近的瓷磚101的處理器單元間交換的信息而執行，所獲知的部分認知會以該瓷磚入口401接下來需要的精確程度而再次傳送到外部(亦即瓷磚入口401)，以利用正確路徑與正確次序而將影像信息供應至該瓷磚裝置100，以分別顯示所欲顯示的信息。在此程序中必須針對該瓷磚裝置100內的信息分布而考慮欲顯示信息的本質。在信息分布程序的過程中，瓷磚入口的入口處理器401分別對瓷磚101的處理器尋址，其導致信息可循信息顯示所需路徑(路由，routing)而到達適當的瓷磚101，而到達該瓷磚裝置100內適當的處理器單元；根據本發明，針對信息路由而必須考慮下列關于路由問題的特殊特征●僅定義在該瓷磚入口401的入口處理器與該等瓷磚的各處理器(亦即該瓷磚裝置100的處理器單元)間的路由路徑，而非定義瓷磚101間的路徑。●提供一個均勻的路由資源，亦即針對每一個欲顯示的數字化影像，應只傳輸一影像數據項目至各處理器。●不需假設關于網絡配置的全域性認知(globalknowledge)，即在該瓷磚裝置100內各瓷磚處理器間的聯播(networking)；在該瓷磚裝置100內的路由路徑是根據局部信息而加以選擇，該局部信息是利用電子信息而于各瓷磚處理器間交換。因此，根據本發明，在使用本發明之瓷磚裝置100過程中的兩個階段間的差別是在第一階段中，即所謂的自組織化階段，執行下列程序●在該瓷磚裝置內各瓷磚處理器的局部信息的自我識別，而至該瓷磚裝置的整體形狀的自我識別；●從入口處理器(亦即該瓷磚裝置100中各瓷磚處理器的瓷磚入口處理器401)開始的路由路徑的自組織化，以使各瓷磚處理器可以再一預定最大數量的時脈周期內被供以一個來自該瓷磚入口處理器401的電子信息。在第二階段中，為偵測及/或顯示信息而實際使用該瓷磚裝置100，數據是由入口處理器傳輸至瓷磚處理器，或傳輸至入口處理器，而使欲顯示的信息可以建構于該瓷磚裝置100中。在圖4所示的情形中，該等瓷磚處理器402具有矩形形狀，特別是正方形，他們各經由每一瓷磚處理器402四邊形其中一邊的該等雙向通信接口403(在此例中共有四個)其中之一以及經由電力線路404而耦合至與該瓷磚處理器402直接相鄰的瓷磚處理器402。換言之，這表示其各使得信息在兩個彼此直接相鄰的處理器間交換，但不使信息直接在一個比與瓷磚處理器402直接鄰近的距離大的距離間交換。圖5說明了另一實施例，其中各瓷磚101的形狀是六角形，且每一瓷磚101具有六個雙向通信接口，其分別配置在該瓷磚101的每一邊，即各瓷磚101的每一邊緣。這代表根據本發明此一實施例，各瓷磚101與其瓷磚處理器具有六個相鄰的瓷磚處理器，各瓷磚101耦合至該等瓷磚處理器以經由一雙向通信接口501與一電力線路502而交換電子信息。為簡化本發明的敘述，下文將僅針對六角形的瓷磚101而說明，然本發明并不限于此一形狀。因此，瓷磚裝置100具有三種各別組件●與多達六個雙向通信接口501與電力線路502相配的瓷磚101，以及●雙向鏈接，在下文中亦稱為雙向通信接口501以及分別與該等雙向通信接口501相配的電力線路502，其各耦合至兩個瓷磚101或一個瓷磚與入口處理器，以及●瓷磚連接組件。該六角形瓷磚101具有六種不同準直，如圖6所示。如圖6所示，在自組織化階段中，各連接(亦即包含各通信接口501)即已被配向，其將于下文中加以說明；根據本發明實施例，將該等連接連續編號，以助于范圍中各點識別該等連接；在本發明實施例中，使用了下列術語●一第一準直0(東)(組件符號600)，或換言之，一向右的準直，●一第二準直1(東北)(組件符號601)，或換言之，一向上向右的準直，●一第三準直2(西北)(組件符號602)，或換言之，一向上向左的準直，●一第四準直3(西)(組件符號603)，或換言之，一向左的準直，●一第五準直4(西南)(組件符號604)，或換言之，一向下向左的準直，●一第六準直5(東南)(組件符號605)，或換言之，一向下向右的準直。此一實施例是假設該瓷磚入口的入口處理器401僅于該瓷磚裝置100的一側與瓷磚101電性耦合。根據定義，該瓷磚裝置101的最低側，亦即南側，具有運行于所定義的西南方向的耦合，亦即在各瓷磚101的第五準直方向上。在本文中，應注意信息導入該等瓷磚101中各點的位置與準直以及該瓷磚裝置100內各瓷磚101的形狀與準直在基本上都是需要的。在本發明的不同實施例中，該入口處理器●是電性耦合至矩陣(亦即在該瓷磚裝置100中，瓷磚處理器是排列為行與列的形式)最下列的該等瓷磚的瓷磚處理器，●該入口處理器至該瓷磚裝置中最低列瓷磚的瓷磚處理器101具有一個預定的、規則的間隔，亦即該瓷磚裝置100最低列內的瓷磚處理器中的例如每第三個、每第五個、每第十個等。一旦瓷磚處理器100制造完成，該入口處理器401便可知其與瓷磚處理器402間的連接數，亦即在該瓷磚裝置100內供應信息至瓷磚處理器402的導入點數目，但不需知道該瓷磚裝置100的形狀與配置，亦即不需知道瓷磚裝置100內的實際形狀與裝置。在本文中，須特別注意瓷磚裝置100內的方向細節(例如南側)不需表示為直線。對于將在下文中說明的方法步驟而言，必須確認入口處理器與瓷磚處理器101間的各別鏈接應根據本發明實施例經由南西側604而處于同一點。各瓷磚處理器101或鏈接皆可視為處理器配置的各別組件的一般項目，其假設了下列狀態1.無故障(Fault-free)該瓷磚裝置的各組件是在無任何限制條件下操作。2.故障(Defective)該瓷磚裝置中的各組件完全故障失效，若該組件是一處理器單元，則對此一處理器單元的所有鏈接則同樣視為故障。3.不穩定該組件有部分故障失效，舉例而言在各處理器單元間的雙向鏈接僅在某些時間運作(亦即其具有一個間歇性接觸或以不正確方式運作，例如正在發送不正確信息的處理器)。為指明本發明的說明，在下文中將不考慮上述第3狀態，亦即在下文中將假設組件是處于無故障狀態或故障狀態；因此根據該等實施例無關于該瓷磚裝置中是否存在一個特殊形式的組件(亦即三角形方式的顯示單元薄膜)、或各組件是否因制作失誤或因磨損而變為故障。在下文中將考慮整體系統(亦即整個瓷磚裝置100)關于傳送信息的時脈，其將于下文中詳細加以說明；換言之，即該瓷磚裝置100內兩瓷磚處理器101間、或自入口處理器到位于該瓷磚裝置100導入點處的瓷磚處理器間的電子信息發送。在瓷磚裝置100中的每一個瓷磚處理器可在一個時脈周期內執行下列動作●讀取一或多個存在于一或多個鏈接上的信息，亦即經由各瓷磚處理器的一或多個雙向通信接口來讀取，且其已于一先前時脈周期中由一個鄰近的瓷磚處理器傳送。●處理所接收的信息。●若適當的話，經由一或多個鏈接發送一或多個信息，以及經由可在接續的時脈周期(即下一個時脈周期)被一鄰近瓷磚處理器接收的一或多個雙向通信接口來發送。因此在一時脈周期內，電子信息僅從一瓷磚處理器被發送至一鄰近的瓷磚處理器。在本文中須注意的是，雖然在下文中為簡化說明而假設一時脈被供至整個處理器配置，然根據本發明，該等瓷磚處理器并不需要全域性的共同時脈(即一個被提供至整個處理器配置100的時脈)。為了助于了解本發明的程序步驟，下文中將說明該瓷磚裝置的數值模式原理。在下文中，該等瓷磚處理器與瓷磚入口401是共同模式化為一方向性圖形(directionalgraph)，而路由路徑則模式化為一方向性圖譜(directionaltree)。因此，路由軌跡便成為一個具體的最佳化問題。定義1(方向性圖形、非方向性圖形)(i)假設一集合V與一集合E，則gE→V2＝V×V以該等組件映像g-E→Vandg+E→V，亦即gE→V2，因此集合(V，E，g)是一個具有一角集合(cornerset)(節點組)V與一邊緣集合(edgeset)與接合映像(incideneemap)g的方向性圖形，而g-(e)為邊緣e∈E的初始角而g+(e)為邊緣e∈E的終端角。(ii)假設一組V與一組M，并考慮等效關系(equivalencerelationship)α＝{((x，y)，(y，x))∈V2×V2；wherex，y∈V}V2×V2等效等級(equivalenceclasses)[x，y]＝{(x，y)，(y，x))，forallx，y∈V.映像uM→V2/α＝{[x，y]；x，y∈V}則集合(V，M，u)是一個具有一角集合(cornerset)(節點組)V與一邊緣集合(edgeset)與接合映像(incidencemap)u的非方向性圖形。圖7A說明一方向性圖形700，而圖7B則說明了一非方向性圖形701。定義2(終端邊緣、初始邊緣)假設(V，E，g)是一方向性圖形，且v∈V.Eterm(v)為由v終端的邊緣組，亦即Eterm(v)＝{e∈E；g+(e)＝v}，且Einit(v)是由v起始的邊緣，亦即Einit(v)＝{e∈E；g-(e)＝v}.定義3(一方向圖形中的路徑)假設(V，E，g)是一方向性圖形，KE，(i)對a，b∈V且n∈N而言，定義ΓKn(a,b):=(k1,...,kn)∈Kn;a=g-(k1)g+(kn)=b,g+(ki)=g-(ki+1)fori=1,...,n-1,|{a,g+(k1),...,g+(kn)}|=n+1]]>為由a到b的全部路徑的集合，其邊緣為K而長度為n(其中若沒有路徑存在，則(ΓKn(a,b)={}).]]>(ii)對a，b∈V而言，定義ΓK(a,b):=∪n∈NΓKn(a,b)]]>為由a到b的全部路徑集合，其邊緣為K。定義4(方向性圖譜)假設(V，E，g)是一方向性圖形，V≠0；(V，E，g)為所提供的一方向性圖譜，其中w∈V，因此對所有v∈V\{w}而言，|ΓE(w，v)|＝1；且對所有KE而言，K≠E，對于至少一v∈V\<w>而言，|ΓE(w，v)|＝0；這表示從w到各角v≠w，僅有一組路徑，且無法降低邊緣集合(edgeset)的大小；獨特的角w則被視為方向性圖譜的根(root)。上述定義4中的第二種考量保障了根的獨特性，否則根便不存在，其亦避免在圖譜中出現“冗余”(superfluous)。圖8說明了如圖7A中所示的方向性圖形中一部份的一方向性圖譜800的例子。主題5(方向性圖譜的特性)假設(V，E，g)是一方向性圖譜，則對所有的a，b∈V而言，|ΓE(a，b)|+|ΓE(b，a)|≤1.定義6(路徑長度、總處理量(throughput))假設(V，E，g)是一方向性圖譜，其具有根w∈V；定義(i)對于每一個v∈V\{w}而言，假設γE(v)∈ΓE(w，v)是從w到v的獨特路徑，亦即ΓE(w，v)＝{γE(v)}(ii)對每一個v∈V\{w}而言，并沒有n∈N可滿足{γE(v)}=ΓE(w,v)=ΓEn(w,v)]]>則定義|γE(v)|＝n為路徑γE(v)的路徑長度；(iii)定義|V|＜∞，且所有的v∈VdE(v)＝1+|{z∈V；ΓE(v，z)≠{}}|∈N為節點v的總處理量。定義7(分支)假設(V，E，g)為一方向性圖譜，對所有的v∈V而言，定義VE(v)＝{v}∪{z∈V；ΓE(v，z)≠{}}為該節點v的一分支。存在下列主題主題8(分支功率)假設(V，E，g)為一方向性圖譜，且v∈V，則dE(v)＝|VE(v)|在下文中，將含有入口處理器401的瓷磚裝置100的整體網絡是為一種圖形(graph)，為了將兩節點間總是以兩個方向傳送的鏈接(即雙向通信)模式化，首先將考慮一個非方向性圖形(non-directionalgraph)，并為定義路由，將導出一等效方向性圖形。定義9(顯示圖形)假設(V，M，u)是一非方向性圖形(i)2≤|V|＜∞，1≤|M|＜∞，(ii)u導入(即無digon)(iii)u(E)∩{[x，x]；x∈V}＝{}(即無循環(loop))(iv)假設w∈V是一顯著節點，且被稱為一入口(節點)，假設(V，E，g)是方向性圖形，其中，對每一個m∈M而言，考慮新元素m-與m+，因此E＝{m-；m∈M}∪{m+；m∈M}，|E|＝2|M|.選擇映像g而使得對所有的m∈M而言，u(m)＝{g(m-)，g(m+)}。此外，若(v)對于所v∈V\{w}而言，ΓE(w，v)≠{}(亦即相干性(cohesive))，則(V，E，g)是一顯示單元圖形，在下文中亦稱為顯示圖形。圖9A與圖9B分別說明了一種對應的非方向性圖形900(見圖9A)與等效方向性瓷磚裝置圖形901(見圖9B)。根據本發明此一實施例，選擇一個具有缺陷的六角4×4瓷磚數組，則一般應用上述定義9，在此僅先簡要說明所考量的網絡具有的其它限制特性●除入口節點902外，與節點903相關而組合為一初始(終端)角的邊緣數目可限制為一數量q∈N；目前此分析是以q＝4(正交網絡)與q＝6(六角網絡)為基礎。●方向性圖形901一般為平面圖形或可鋪砌(tiled)的圖形(可延伸為僅應用于不包含入口節點902的次要圖形，若供應線路904并未于該瓷磚裝置100邊緣處饋送)。除入口節點902外，在說明之余仍值得注意的還有直接與該入口節點902鏈接的節點903；如上所述，該等節點稱為輸入節點903，亦即其表示與該瓷磚裝置中輸入瓷磚處理器相關的參考位置，在下文中，自該入口節點902至該等輸入節點903的邊緣則稱為供應線路904，而瓷磚處理器間的邊緣905則為網絡鏈接。定義10(供應線路、網絡鏈接、輸入節點)假設(V，E，g)是具有入口節點w的顯示圖形，則供應線路集合可定義為Eport＝{e∈E；g-(e)＝w}且網絡鏈接集合可定義為Ene＝{e∈E；g-(e)≠wg+(e)≠w}.輸入節點集合可定義為Vport-g+(Eport).以下所考慮的問題是針對在一時框(timeframe)中，從該入口節點傳輸一電子信息到瓷磚裝置圖形中各節點的情形(在一更新率(refreshrate)內)。在執行時，正如此問題所描述者，在固定選擇的路由路徑與已偏離的路由路徑并不再次交錯，則這表示應選擇一方向性圖譜為該瓷磚裝置圖形的次要圖形；此一方向性圖形亦稱為一路由圖譜(routingtree)，其專一性地定義了信息流的路徑而非信息流的動態情形。一般而言，該路由圖譜并非單一獨特的，且難以想象所有可能的圖譜的集合有多大。定義11(容許圖譜集合、容許邊緣集合)假設(V，E，g)是具有入口節點w∈V的顯示圖形，則在(V，E，g)中的所有容許方向性圖形的集合可定義為B＝{(V，K，g|K)；其中KE，且(V，K，g|K)是具有根為w的方向性圖譜}。則與(V，E，g)有關的所有容許邊緣的集合可定義為κ＝{KE；(V，K，g|K)∈B}.圖10說明了一個容許圖譜1000的例子，其對應的路由路徑與入口節點1001為該方向性圖譜1000中的根節點(rootnode)。根據定義10而導入下列各項定義12(供應線路、網絡鏈接)假設(V，E，g)是一具有入口節點w的顯示圖形，且K∈κ；則K中的供應線路的集合可定義為Kport＝EPort∩K.網絡鏈接的集合可定義為Knet＝Enet∩K.以下列出評估圖譜的數項準則定義13(圖譜評估)假設(V，E，g)是具有入口節點w∈V的瓷磚圖形，且其容許邊緣集合為集合κ(i)對于所有的v∈V\{w}而言，lmin(v):=minK∈κ{|γK(v)|}]]>定義了顯示圖形中從根w到節點v間的距離。(ii)對于所有的K∈κ，L(K):=maxv∈V\{w}{|γK(v)|}]]>定義了在以K定義的圖形(V，K，g|K)中的最大距離，Lmin:=minK∈κ{L(k)}]]>即為瓷磚圖形中的最大距離。(iii)對于所有的K∈K而言，D(K):=maxv∈V\{w}{dK(v)}]]>定義了由K定義的圖形(V，K，g|K)中的最大總處理量；Dmin:=minK∈κ{D(K)}]]>則為該瓷磚圖形中的最大總處理量。考慮至少下列問題以選擇“最佳”圖譜與邊緣集合(i)節點各位于離該根最小距離處的圖譜集合為O1＝{K∈κ；|γK(v)|＝1min(v)forallv∈V\{w}}，(ii)最大間隔為一最小值的圖譜集合為O2＝{K∈κ；L(K)＝Lmin}，(iii)最大總處理量為一最小值的圖譜集合為O3＝{K∈κ；D(K)＝Dmin}.可輕易判知，O1O2；若O2∩O3≠{}，則所有來自O2∩O3的圖譜都特別適合用來最小化函數L與K以及作為一路由圖譜。若不滿足O2∩O3≠{}，則需要松弛問題說明(relaxedproblemdescriptions)。(iv)在大部分a∈N0時最大間隔高于最小值的圖譜集合為O4a:={K∈k;L(K)≤Lmin+a}]]>(v)在大部分b∈N0時最大總處理量高于最小值的圖譜集合為O5b:={K∈k;D(K)≤Dmin+b}.]]>適當選擇a，b∈N0，則O4a∩O5b≠{}]]>幾乎都是可能的。然而，此問題亦可視為具有兩種目標功能的多重準則集合最佳化問題。如圖10所示的路由圖譜1000無疑仍非為最理想的圖9B所示的瓷磚圖形，其并非以上述任何準則為基礎；相形之下，圖11所示的圖譜1100即使在O1中亦由O3裁切。在上文中已說明了如何藉由選擇一容許圖譜集合中的一圖譜來定義信息流路徑，為了將建構影像用的信息供應至顯示單元節點，便沿著從入口節點到各節點的該等路徑來傳輸電子信息；一般而言，由于特定容量等級的原因，無法并行傳輸所有的電子信息，傳輸時必須不能超過經由一邊緣而于一時脈周期中傳輸的信息數與暫存于一節點(列)中的信息數之整合，因此應該定義該信息流的時間次序(動態情形)。在下文中，假設(V，E，g)是一個具有入口節點w的瓷磚圖形，并假設r＝|V|-1，且V＝{v0，v1，...vr}，v0＝w。同樣若假設K∈κ，則導入某些“整體”路由矩陣τ與某些“各別”路由矩陣σ1，l＝1，...，r。τ將獲得關于在各時脈周期中有多少電子信息可經由K的各邊緣傳輸的信息；在此情形中，規劃對τ的條件以遵從容量需求，且一電子信息最后會存在各個節點中，在不同的信息(亦即各瓷磚數據項目)間則還未產生τ的差別；在此階段中，還沒有從τ獲得路由如何發生、或可使一特定各別瓷磚數據項目成為預期瓷磚的直接證據；然而，τ可導出某些“各別”路由矩陣σ1，l＝1，...，r以及精確說明各瓷磚數據項目的此一路由如何成為預期的瓷磚v1，l＝1，...r，因此在此情形中的“各別”路由矩陣σ1，l＝1，...，r不需要獨特專一，但基于路由延時(routingduration)的路由評估在本質上僅與τ有關。因此就下文目的而言，則考慮路由僅由τ給定。定義14(路由映像、路由矩陣)假設K=(k1，...，kr)∈κ(考慮|K|＝|V|-1)，假設cport，cnet，q∈N，在由K定義的一(cport，cnet，q)-路由映像或矩陣即為矩陣τ=(τij)i=1,...,nj=1,...,r∈N0n,r,n∈N,]]>其具有下列特性條件(i)τij≤cportforallj∈{1，...，r)wherekj∈kportandalli∈{1，...，n}，aswellasτij≤cnetforallj∈{1，...，r}wherekj∈Knetandalli∈{1，...，n}，(ii)對于所有的v∈V\{w}與1≤m≤n而言，則Σ1≤i≤m-1,1≤j≤r,Σkj∈Kterm(v)τij-Σ1≤i≤m,1≤j≤r,Σkj∈Kinit(v)τij≥0,---(iii)]]>對于v∈V\{w}與1≤m≤n而言，則Σ1≤i≤m,1≤j≤r,Σkj∈Kterm(v)τij-Σ1≤i≤m,1≤j≤r,Σkj∈Kinit(v)τij≤q,---(iv)]]>對于所有的v∈V\{w}，則Σ1≤i≤n,1≤j≤r,Σkj∈Kterm(v)τij-Σ1≤i≤n,1≤j≤r,Σkj∈Kinit(v)τij=1.]]>其中cport即稱為供應線路的容量，cnet為網絡鏈接的容量，而q為最大列(queue)長度。|τ|＝n即稱為路由延時。在(V，K，g|K)上所有(cport，cnet，q)路由矩陣的集合為Rcport，cnet，q(K)。關于經考慮路由圖譜的延伸，其基本上包含τ并另外含有一時間分量。矩陣入口τij，i∈{1，...n}j∈{1，...r}說明了τij信息將經由第i時脈周期中的邊緣kj而傳輸。條件(i)是為保證符合預定供應線路容量及網絡容量而定。條件(ii)則確認網絡中所需要的因果關系，只有已經傳輸至節點的信息(亦即在至少一先前時脈周期中)可以從此一節點傳送。條件(iii)則考慮該節點中的儲存空間限制。最后，根據條件(iv)，該節點在n個時間單位后具有且僅有一個信息。因此，路由矩陣與路由圖譜共同以各步驟的時序細節來指示一路由方法，同時供應信息于該網絡。定義下列項目定義15(路由)假設cport，cnet，q∈N，一(cport，cnet，q)-路由為含有一容許邊緣長度K＝{k1，...，kr}∈κ與一路由矩陣τ∈Rcport,cnet,q(K)]]>的組合(K，τ)，則所有路由的集合為Rcport，cnet，q。下文將說明如何達成每一各別節點的動態路由。針對此一構想，矩陣σ1∈{0，1}n，r，l＝1，...，r，是根據下列算法而定義τ0＝τ；而l＝1，...，r{σ1＝0n，r∈{0，1}n，r；假設(kp1,...,kpz),z∈N,]]>從w到v1的路徑iz+1＝n+1；而y＝z，...，1(衰減次序){iy:=max{i∈{1,...,iy+1-1}:τi,pyl-1>0};]]>σiypyl:=1;]]>}τ1＝τl-1-σ1；}該算法明顯已定義完整，而τr＝0n，r，因此Σ1≤l≤rσl=τ.]]>且Σ1≤i≤n,1≤j≤r,Σkj∈Kterm(v1~)σijl-Σ1≤i≤n,1≤j≤r,Σkj∈Kinit(v1~)σijl=δll~.]]>對于所有的l，l~∈{1,...,r}.]]>。矩陣入口σijl=1]]>說明了在v1處的信息是經由第I時脈周期中的邊緣kj而傳送。以下列出兩個主題以作為關于該上述算法的完整定義性質的證實步驟主題16(σ1的完整定義的性質)假設l∈{1，...，r}，當τl-1∈N0n,r]]>中所有的v∈V\{w}皆滿足定義14的條件(iii)、而v＝e1皆滿足條件(iv)時，則可利用該算法選擇出σ1。主題17(τl的特性)假設l∈{1，...，r}，當τl-1∈N0n,r]]>滿足主題16的先決條件且利用上述算法來選擇出σl時，則τl亦滿足主題16的先決條件。定義18(路由矩陣至一各別節點)假設cpor，cnet，q∈N，假設(K,τ)∈Rcport,cnet,q,]]>以及假設矩陣σl，l＝1，...，r，是利用上述算法而選擇出來，則稱σl，l＝1，...，r，是與(K，τ)相關、路由至節點vl，l＝1，...，r的路由矩陣。通常在建構矩陣τ與σl，l＝1，...，r時會采用相反的程序，矩陣σl，l＝1，...，r是藉由表述信息經由路徑γK(vl)而傳送至vl的時間序列而加以定義，而τ可定義為τ:=Σ1≤l≤rσl.]]>分別選擇路由至每一各別節點的時間序列以及σl，l＝1，...，r，以使邊緣與節點的容量不會被超過，換言之，τ滿足定義14中的條件(i)與(iii)。下文說明在一顯示圖形中的有利準則以及(如果可能的話)路由方法的最佳選擇；在下文中，當路由具有最短可能時間時，即稱其為最佳路由，為使其可以利用數學形式加以定義，在下文中將導入以下表述在此情形中，皆假設(V，E，g)是一顯示單元圖形，且正如先前定義者，V＝{v0，...Vr}(其中v0＝w)。定義19(最小路由延時)(i)假設K＝{k1，...kr}∈κ，且cpor，cnet，q∈N，則Tcport,cnet,qmin(K):=minτ∈Rcport,cnet,q(K){|τ|}]]>定義了通過由K定義的圖譜(V，K，gK)最小路由延時。(ii)假設cport，cnet，q∈N，則Tcport,cnet,qmin:=minK∈κ{Tcport,cnet,q(K)}]]>定義了瓷磚圖形中的最小路由延時。定義20(最佳路由)(i)假設K＝{k1，...kr}∈κ，且cport，cnet，q∈N，則在由K定義的圖譜(V，K，g|K)中的最佳路由矩陣可表示為下列集合中的一路由矩陣Rcport,cnet,qmin(K):={τ∈Rcport,cnet,q(K);|τ|=Tcport,cnet,qmin(K)}---(ii)]]>假設cport，cnet，q∈N，最佳路由可表示下列集合中的路由Rcport,cnet,qmin:=(K,τ);K={k1,...,kr}∈κ,τ∈Rcport,cnet,q(K)and|τ|=Tcport,cnet,qmin]]>當已定義路由圖譜時，最佳路由矩陣則定義為20(i)中的簡單形式，在先前的說明中則已針對cport與cnet＝1以及cport與cnet＞1等特定情形加以解釋。在定義20(ii)中具有的最佳化問題的解(solution)與路由圖譜的自由選擇較為困難，此問題實在太復雜以至于無法被精確地解決，因此，在下文中說明了如何以試誤方式(heuristicmethods)來解決，因此，從具有一定義路徑圖譜的定義20(i)來解此最佳化問題則提供了適當選擇路徑圖譜的重要策略。首先，以cport＝cnet＝1來說明此一特例假設q∈N，未定義，且假設K∈κ，則一般在沒有任何限制的情況下，Kporrt＝Eport(否則不考慮u∈Vport\g+(Kport)為一輸入節點，亦即集合Vport＝g+(Kport))。由于cport＝1，因此顯然可得Tcport,cnet,qmin(K)≥maxv∈VPortdK(v)=D(K).]]>因此會出現等式，在本文中，假設n:=maxv∈VPortdK(v)=D(K).]]>下述路由的構想在于一電子信息會經由在每一時脈周期中的每一供應線路而抵達輸入節點，并于后續的時間間隔中按部就班地逐一傳送到其各別的目標節點，亦即目標瓷磚處理器；首先饋送的是欲傳送至最遠的節點的信息，接著是欲傳送至靠近入口節點的節點的信息；圖12A至圖12I中分別說明了各對應的路由，其中cport＝cnet＝1。小四邊形各表示一電子信息1201，其經由輸入瓷磚處理器1203的入口節點1202而傳至瓷磚裝置100中。考慮U∈Vport的情況而設定下列關系d=dK(u)＝|VK(u)|，假設VK(u)={vq1,...vqd},]]>其中設定vq1=u]]>而使ΓK(vqi,vqj)={}---(1)]]>其中i＞j；此假設是正確的，特別是當|γK(vqi)|≥|γK(vqj)|]]>其中i＞j；此時假設l∈{1，...，d)，未定義，且假設(kp1,...,kpz),z∈N,]]>自w到vq1的路徑，則對于所有的i∈{1，...，n}與j∈(1，...，r)而言，集合σijq1:=1if1+(d-1)≤i≤z+(d-1)andpi-(d-1)=j,0else]]>為顯示σq1定義了vq1的一路由矩陣，必須說明z+(d-1)≤n，因為根據我們對σq1的建構，n個時脈周期足以傳送信息至其目標vq1；根據(1)，1≥z，因此，z+(d-1)≤d≤n而得證。根據上述條件，對于所有的l∈(1，...，r)而言，σ1最后會藉由所有輸入節點的分析而決定，下式τ:=Σl=1rσl.]]>會成為標準；顯然可知，τ實際上定義了一個通過未定義的q∈N的(V，K，g|K)的(l，1，q)-路由，并根據上述條件而最佳化；因此Tcport,cnet,qmin(K)=maxv∈VportdK(v)=D(K).]]>圖12A說明了起始狀態，其中信息1201是儲存在入口節點1202中；在一第一時脈周期后，前兩個信息1201會傳送到輸入瓷磚處理器1203，亦即傳送至瓷磚裝置100中的瓷磚處理器；藉以使得信息可以經由瓷磚裝置而供應到各瓷磚處理器，并暫時儲存于該處(見圖12B)；在進一步的時間步驟后(見圖12C)，前兩個信息則已被傳輸至該瓷磚裝置的第一內部節點1204，且另外兩個信息1202則已傳送到輸入瓷磚處理器1203；在各經一個進一步的時間步驟后，各電子信息1201則已由一瓷磚處理器傳送至該瓷磚裝置100中，換言之，信息已被供應至輸入瓷磚處理器1203。圖12ID、圖12E、圖12F、圖12G、圖12H與圖12I分別說明了信息的連續轉換步驟，與其在一時脈周期后的各別目標瓷磚處理器。可采用下列方式來作為定義20(ii)中路由圖譜自由選擇一最佳路由的可行方式選擇路由圖譜，以使所有盡可能遠的輸入節點都有同樣的總處理量(更精確來說，使其間差異最大為1)，并根據上述條件來設定路由矩陣。以下簡短地說明第二個特例，其中c＝cport＝cnet＞1，q≥c.假設K∈κ，在一般沒有限制的情況下，同樣的Kport＝Eport。在此情形中更難進一步定義最小路由延時，因此發展一路由矩陣來經由(V，K，g|K)定義一最佳(cport，cnet，q)-路由；最后，其可決定最小路由延時。此一路由變量的構想等同于已發展的cport＝cnet＝1的例子，除了在c＝cport＝cnet的情形中信息總是同時進入一輸入節點，以從該處傳送至最遠且未被注意的節點；圖13A至圖13F再次說明了這樣的路由。首先，假設n~:=maxv∈VportdK(v),]]>接著假設u∈Vport以及假設d＝dK(u)＝|VK(u)|；假設(VK(u)＝(vq1...，vqd)，其中vq1＝u，使得|γK(vqi)|≥|γK(vqj)|當i＞j。假設l∈{1，...，d}及d^:=[d-1c],]]>，亦即小于的整數；假設(kp1，...，kpz)是從w到vq1的路徑，則對于所有的i∈{1,...n~}]]>與j∈{1，...，r}，設定σ~ijq1:=1if1+d≤i≤z+dandpi-d^=j0else.]]>正如先前所述，在此對所有的l∈{1，...，r}決定并設定τ~:=Σl=1rσ~l.]]>現在刪除所有τ~=0]]>的列，亦即設定n:=min{n^∈N;τij=0foralln^<i≤n~andj=1,...,r}]]>以及τ:=(τ~ij)i=1,...,n.]]>即可說明τ是對所q≥c而言，經由(V，K，g|K)的最佳(cport，cney，q)-路由；此外以及L(K)≤n。現在n的實際值則與輸入節點分支的特定結構有關，但可輕易加以計算。首先，對于每一個u∈Vport而言，計算所需的時脈周期數nu以從u路由所有的信息到該分支中的節點；在此VK(u)與d亦假設如上述者，則從這里可得路由延時nn=maxu∈vportnu.]]>另一種用以自由選擇定義20(ii)的路由圖譜中的一最佳路由的替代方式則采用下列方式選擇路由圖譜以使盡可能遠的所有輸入節點都具有相同的總處理量，并使該圖譜在輸入節點的分支中具有“足夠寬的分支”，以使n盡可能地接近并根據上述條件設定路由矩陣。當下列說明適用于所有輸入節點時，“足夠寬的分支”便明顯出現考慮該輸入節點的分支、根據增加的路徑長度來組織相關的節點；接著，應只有所有c個節點的節點路徑長度會以數值1而增加，亦即該路徑長度2的c個節點，該路徑長度3的c個節點...。若各節點與供應線路的容量較低，則更需要確定輸入節點中的總處理量是均勻的，這是因為在此一情形中，通過輸入節點的總處理量一般都是限制最小路由延時的限制因子；在此情形中，輸入節點至一特定范圍代表該圖譜中的一項阻礙。相反的，若容量較高，則需要確認在該圖譜中有足夠大數量的分支與短路徑長度。在此情形中，路徑長度一般都會限制此一最小路由延時，由于六角網絡限制了分支數，且該網絡的拓樸(即瓷磚裝置100中的瓷磚處理器耦合或聯網的拓樸)整合了某些最小路徑長度，因而相形之下，此時的非常高容量就變得一點也不值得。以下將說明瓷磚裝置中的瓷磚處理器的自組織化方法實施例。下述情形是根據實施例而假設●中央外部單元(亦即入口處理器)不知道網絡的拓樸，亦即其不知道處理器配置中的瓷磚處理器的配置。●瓷磚處理器彼此由雙向鏈接聯網(networking)。●只有在各彼此直接相鄰的鄰近瓷磚處理器間會發生直接通信。●通信是根據交換電子信息而產生，如圖14所說明的例子。●每一個與用于自組織化(位置搜尋、路油表的產生等)與影像建構的其它組件的接觸是由不同的信息處理；圖14說明了一個六角形的第一瓷磚1401的瓷磚處理器與一個同樣是六角形的第二瓷磚1402的瓷磚處理器，該第一瓷磚1401具有六個雙向通信接口1403，其于圖14中各以雙箭頭表示，該第二瓷磚1402同樣具有六個雙向通信接口1404；第一瓷磚1401與第二瓷磚1402事經由一供應線路1405而彼此耦合，亦即以光學通信鏈接或無線鏈接的形式，因此其一方面從該第一瓷磚1401傳遞一第一信息1406至第二瓷磚1402，且另一方面可以從該第二瓷磚1402傳輸一第二信息1407到該第一瓷磚1401。根據此一實施例，當沒有故障存在的時候，所以的瓷磚1401、1402與所有的瓷磚處理器都可經由對應的供應線路與雙向通信接口而彼此聯網(networking)。基于兩彼此直接相鄰瓷磚1401、1402間的局部信息交換，自組織化即可解決上述問題。在該方法過程中，瓷磚處理器單元獲知在該瓷磚裝置內的瓷磚準直方向與其二維位置，以及各瓷磚與入口處理器間的距離，即一般的參考位置；該參考位置亦可為位于該瓷磚裝置100輸入節點處的處理器的位置。在下一步驟中，則局部性產生各瓷磚與入口處理器間的路徑，因此用于選擇路由路徑的算法則被設計為可使一均勻信息流的路由延時盡可能地最小化；當利用該瓷磚裝置100來藉由該瓷磚裝置100呈現信息時，則此一自組織化過程亦定義了用于信息分布的算法。由于此方法的特別配置，瓷磚裝置100的形狀與其已經故障的個別組件并不相干，因此本發明可獲得高度的故障容限(faulttolerance)。整個方法結合了下列方法組件●用于瓷磚處理器所執行的信息處理的均勻演算組件，●該入口處理器的一控制算法，●代表演算組件接口的一信息登記。下文是基于假設在該瓷磚裝置100中，瓷磚以六角形方式產生聯網，而非限制為一般情形。然而根據本發明，算法與正交情形或其它二維網絡間的轉換完全與下文所述情形類似。根據一通信層模式，即在本發明所需功能下方的功能(例如搜索(ping)信息)，下文中將不考慮藉由檢查和(checksum)、按收確認、再次請求缺陷信息等的傳輸保護，然而其仍包含于本發明范圍中。一般而言，下文所述的方法步驟說明了每一瓷磚處理器針對其相鄰的瓷磚處理器維持了根據所接收信息的數據記錄，此一數據記錄儲存了與各處理器相關的內存中所獲得的信息。在一第一方法步驟中，該瓷磚處理器得知該等瓷磚的一均勻準直。由于該入口處理器基于上述規范的所有鏈接都是鏈接到輸入瓷磚處理器與輸入點的西南側，因此可以用來產生相干性。針對此一構想而發送測量相干性信息，其包含上述以逆時鐘方向向東遠離的接收鏈接的鏈接數目(作為一參數)。在起始時，每一瓷磚處理器被設定為非相干性。在接收一測量相干性信息1501時(見圖15)，已接收測量相干性信息1501的處理器單元1500則執行下列步驟1.若該處理器單元1500已具相干性，則結束該處理過程。2.向東的方向是根據信息參數而決定，并適當指定所有的鏈接目標/鏈接數。3.處理器單元1500被設定為具相干性。4.測量相干性信息1601、1602、1603、1604、1605、1606都是經由處理器單元1500的所有鏈接而發送，分別設定該處理器單元1500的參數以使得已接收到各測量相干性信息1601、1602、1603、1604、1605、1606的處理器單元101可以以正確方式進行準直(見圖16)。用于均勻準直的此一方法步驟是由入口處理器起始，該入口處理器通過其對各輸入瓷磚處理器的鏈接來傳輸具有參數值2的測量相干性信息(2)，本方法員件在最后處理器單元具有相干性時即終止。執行此處理所需的時脈周期數則是對應于一瓷磚處理器到入口處理器的最大距離，在最后一個信息通信終止前，其亦可能需要一或兩個以上的時脈周期。在另一方法步驟中，瓷磚處理器間彼此交換電子信息以自動決定其在瓷磚裝置中的物理位置。由于在該瓷磚裝置100內的瓷磚的六角形數組各包含了偏移列(offsetrows)，可適當選擇此一實施例的坐標系統以使該等列中的列數為偶數或奇數。在本文中，需注意亦可依規定而簡單選擇具有一正交結構的瓷磚裝置的坐標系統。在六角數組的例子中，關于處理器的上述方法可用以決定其鄰近瓷磚的位置，這與該瓷磚裝置從其本身位置(i，j)的幾何配置無關，其中i為行數而j為列數。圖17說明了一瓷磚1500的該處理器單元的各別位置，如圖17所示，在傳統技術中，列數是從西向東計數(即從左到右)，而行數是從南向北計數(即從下到上)。根據此一實施例，在搜尋位置時，測量位置信息1701、1702、1703、1704、1705、1706會交換，其包含了兩參數，特別是行數與列數，其中正在發送測量位置信息1701、1702、1703、1704、1705、1706的該處理器單元已計算其所假設的正在接收該等信息1701、1702、1703、1704、1705、1706的處理器單元的位置。就起始化而言，各瓷磚處理器的位置是定義為(0，0)，一旦各瓷磚處理器開始具相干性，便開始執行位置搜尋過程，如前述說明。接著經由所有鏈接來發送測量位置信息1701、1702、1703、1704、1705、1706，如圖17所述。在接收具有行數z與列數s的一測量位置信息1701、1702、1703、1704、1705、1706時，各接收處理器單元執行下述步驟1.若z＞i，其中i表示其本身行數，則把i設定為與z相等。2.若s＞j，其中j表示其本身列數，則把j設定為與s相等。3.若步驟1或步驟2已產生其本身位置(i，j)的變化，則經由所有鏈接來發送測量位置信息1701、1702、1703、1704、1705、1706，如圖17所述。在沒有位置變化發生時，即終止本方法步驟。圖18說明了具有多種缺陷的瓷磚裝1800的一實施例，其已自動使用上述程序來決定各處理器與瓷磚的位置。根據此一實施例，使用了失效的處理器(即故障的處理器)與失效的鏈接；此實施例也用于具有不同數量的輸入處理器單元的兩變量的說明過程中，以說明另一方法步驟。一瓷磚處理器與瓷磚裝置中另一瓷磚處理器間的最大距離限制了執行此處理所需的最大時脈周期數，在最終信息通信結束前，可能需要一或兩個以上的時脈周期。然而正常來說，本方法步驟甚至可以被更快速地執行，其依處理器配置1800的幾何配置而定。在本文中，應注意藉由入口處理器呈現信息的過程涉及了映像(mapping)至以此方式決定的瓷磚裝置1800的坐標系統。在設定接續的方法步驟所執行的路由路徑期間，目前局部儲存的信息會被傳輸到入口處理器，因此可以在該入口處理器中執行適當的映像。對于每一個瓷磚1801而言，圖18以數值組合的形式說明了瓷磚在瓷磚裝置1800中的物理位置。在另一方法步驟中，一般則以從一預定參考位置到該瓷磚裝置1800中一瓷磚間的距離來決定處理器單元及瓷磚與入口處理器間的各別距離(亦即從瓷磚處理器到入口處理器間的長度，亦可見定義6)。為起始此一方法步驟，各瓷磚1801的距離被定義為“無窮大(infinite)”；根據此一實施例，各瓷磚處理器到入口處理器間的距離被定義為一個比該瓷磚裝置內所假設的一距離最大值更大的值。假設在沒有限制的一般情形下，上述方法的步驟皆已被執行。接著由入口處理器開始距離決定過程，其是藉由將測量距離(0)信息發送到在瓷磚裝置1800的輸入點處的處理器單元而開始。在接收一個具有參數a的測量距離信息時，已接收到該測量距離信息的各處理器單元執行下列步驟1.若d≥a+1，其中d表示其本身距離，則將d設定為與a+1相等。2.若步驟1導致其本身距離d改變，則測量距離信息1901、1902、1903、1904、1905、1906便經由各相鄰處理器單元的所有鏈接而發送(見圖19)，各測量距離信息1901、1902、1903、1904、1905、1906各包含了該瓷磚1500的該處理器單元在先前步驟中所決定的距離，以作為一參數。當不再有距離變化發生時，即終止本方法步驟。圖20與圖21說明了根據一第一實施例的瓷磚裝置1800與根據一第二實施例的瓷磚裝置2100，其中在瓷磚裝置1800中最低列2002的該瓷磚的所有處理器單元2001皆經由第一實施例的瓷磚裝置1800的西南側2003而耦合至入口處理器。在根據第二實施例的瓷磚裝置2100中，該瓷磚裝置2100的最低列2101不僅包含了未耦合至入口處理器的瓷磚2102，也包含了經由排列在西南側的通信接口2104而耦合至入口處理器的瓷磚2101。執行此一過程所需的時脈周期數則對應于從入口處理器到一瓷磚間的最大距離，同樣地，在最終信息通信結束前，可能需要一或兩個以上的時脈周期。在本文中，需注意瓷磚中的每一處理器可根據所接收信息而儲存從其本身內部的入口處理器到相鄰的處理器單元間的距離，以供后續步驟利用。正如所見，當先前儲存的距離值大于接收信息中的所接收距離時，該處理器單元本身的距離接著會以反復方式利用本方法步驟產生改變而增加一預定值；當一處理器單元改變其本身距離值時，則會產生一測量距離信息并經由所有通信接口將其發送至鄰近的處理器單元，其中測量距離信息各包含其本身距離，以作為自入口處理器執行接收的處理器單元的距離信息或距離值，最好是自其本身距離值增加一預定值的值，最好是增加數值“1”的距離值。下文則說明了標準反向組織化的方法步驟。為了可以執行下列方法步驟，必須決定也必須得知一瓷磚處理器到一各別參考位置間的距離，且最好是被分別儲存在各處理器的內存中以分別作為距離信息。在下文將說明的方法步驟中，各處理器單元間的鏈接在下文中將被視為實施例，其即表示信道。該組處理器配置與作為根節點入口處理器以及作為各處理器單元間的邊緣形成了一圖譜(tree)，此圖譜是在后續的路由處理中使用，即如前述的圖形理論原理所示。該等信道是利用標準方式決定，以使各處理器單元藉由最短路由而鏈接至入口節點。為了起始化的目的，一瓷磚1500的各瓷磚處理器是定義為“未組織化(unorganized)”，組織化過程是開始于該入口處理器的所有鏈接，并藉由發送完全沒有參數的測量組織化信息2201、2202、2203、2204、2205、2206而執行。在接收一測量組織化信息2201、2202、2203、2204、2205、2206時，接收該等信息的各處理器執行下列步驟1.當該處理器單元已經組織化，則結束該處理過程。2.經由除了接收鏈按(亦即接收測量組織化信息2201、2202、2203、2204、2205、2206的鏈接)以外的所有鏈接來發送其它的測量組織化信息。3.根據已決定的距離信息，該處理器單元決定一個鄰近處理器單元，其瓷磚是位于較其本身離參考位置(因此最好是離入口處理器)更短的距離上；該鄰近的處理器單元是被選擇并定義為“前驅(predecessor)”，其瓷磚(如根據圖23與圖24所定義的序列中的第一個)具有一個比處理器單元的瓷磚本身更小的距離；在該處理器單元與其“前驅”間的鏈接特別是被宣稱并被視為一“信道”，瓷磚處理器與作為節點的入口處理器的組合以及作為邊緣的信道則會形成一圖譜；在沒有任何錯誤或故障的標準顯示的情形中，此程序會產生一“鋸齒形(zigzag)圖案”以定義該等信道。4.一測量信道信息被發送至該“前驅”，且該處理器單元是設定為正組織化中。在接收一測量信道信息時，接收該測量信道信息的該處理器把發送器定義為“后繼者(successor)”，在一對應的方法中，處理器單元與“后繼者”間的鏈接即為一信道。一旦該處理器單元以此方式被組織化，便終止本方法步驟。舉例而言，圖25說明了所強調的一瓷磚2500的組織化處理器單元，其具有鏈接2501來作為信道，當使用此顯示器時，欲顯示或欲記錄的信息便經由該等信道2501路由。圖26與圖27說明了已執行自動組織化處理時的瓷磚裝置1800與2100的實施例，正如先前所述者。執行反向自組織化的此一方法步驟所需的時脈周期數則對應于從入口處理器到一瓷磚間的最大距離，同樣在此情形中，在最終信息通信終止前可能需要一或兩個以上的時脈周期。標準反向組織化產生了具有聲音矩形瓷磚的良好平衡圖譜。由于在該瓷磚裝置1800、2100內的所有瓷磚各由最短路由連接到入口，此算法決定了前述定義的“最佳集合”O1中的一個元素；然而在如圖26與圖27所示的水平裂痕2600、2700的情形中，上述程序導致由該裂痕掩蔽的該瓷磚裝置1800、2100的組件本質上由入口到顯示器的單一供應線路連接。在下文中亦說明了組織化的其它替代選擇。一瓷磚處理器的總處理量對設定路由表而言是非常重要的。該總處理量是欲顯示信息的集合，且其必須各由此一處理器處理或傳送。總處理量的數學定義則如前述定義6所示。此一數字與經由輸入信道接收的信息集合相同。為了執行下列方法步驟，在該瓷磚裝置1800、2100中已藉由前述的信道而將一圖譜結構組織化。此方法步驟是由入口處理器經由對各輸入處理器單元的所有鏈接發送測量計數節點信息開始，其中該等測量計數節點信息不具參數。在經由該輸入信道接收一個到達的無參數的測量計數節點信息2801時，接收測量計數節點信息的各處理器單元便執行下列步驟1.經由已接收該測量計數節點信息的處理器單元的所有輸出信道依序發送測量計數節點信息，如圖28所示。2.以總處理量值“0”來標示經由輸出信道而彼此連接的所有相鄰的處理器單元的總處理量。3.若沒有輸出信道存在時，其本身總處理量則被設定為總處理量值“1”，且經由輸入信道將一測量節點尺寸信息2901發送到各前驅處理器單元；對于一處理器單元1500而言，圖29說明了兩個所得測量節點尺寸信息，其中一第一測量節點尺寸信息2901含有值d1而一第二測量節點尺寸信息2902含有值d2。在經由一輸出信道接收具有總處理量參數d的一測量節點尺寸信息時，接收該測量節點尺寸信息的處理器單元則執行下列步驟1.以測量節點尺寸信息的總處理量參數來標示傳送該測量節點尺寸信息2901、2902的相鄰處理器單元。2.當至少一輸出信道的總處理量被標示為總處理量值“0”時，則終止此處理過程。3.當所有的輸出信道的總處理量被標示為＞0時，則其本身總處理量d則被計算為所有總處理量的總和+1。4.該處理器單元產生另一個測量節點尺寸信息2903并經由具有總處理量d的各輸入信道而將其發送出去，其中根據上述實施例，d是由下式獲得d＝d1+d2+1一旦入口處理器已經由所有鏈接而接收到一測量節點尺寸信息，便終止此方法步驟。執行此方法步驟所需的時脈周期數則等于從入口處理器到一瓷磚間的距離的兩倍，同樣在此例中，在最終信息通信終止前，可能需要一或兩個以上的時脈周期。圖30與圖31說明了已根據前述方法自動決定總處理量的瓷磚裝置1800、2100的實施例。總處理量值分別表述于各瓷磚處理器中，該等實施例說明了該等輸入處理器單元的總處理量非常高，該等輸入處理器單元必須供應各瓷磚裝置1800、2100中被各水平裂痕2600、2700所掩蔽的區域。下文將說明組織化方法的一替代例，其對于故障或錯誤(亦即瓷磚裝置1800、2100的缺陷與不規則形狀)的反應甚至更具彈性。為使總處理量盡可能均勻，則使用一種試誤(heuristic)方式來選擇一個連續發送所謂占據瓷磚處理器1800、2100空間的測量標記信息的路由圖譜。與該瓷磚裝置1800、2100的漸進著色相似，藉由顏色流(colorstream)即可以一標記發送另一“顏色”于每一輸入點，其導致該瓷磚裝置1800、2100可被分為不同的顏色區域，且其各經由一輸入處理器單元而自入口節點處提供。換言之，即各經由一輸入處理器單元而供應的處理器單元分別具有一種“顏色”或一種“記號”。在下文中所謂的“顏色”是為了說明之用，且其對應至一個以相同標記標示的區域而作為一“顏色”區域。下述試誤程序則用于分布●一標記權重(tokenweight)決定了到入口節點的距離可根據著色而增加的最大范圍。●一旦瓷磚(亦即處理器單元)被著色，他們便保持著色狀態，換言之，他們便被標示。●發送標記的處理器單元成為“前驅(predecessor)”，而其鏈接便成為信道；然后，經著色的瓷磚(亦即已標示的處理器單元)在此時僅接受來自各“前驅”的標記。●標記最好是經由信道發送。一旦處理器配置1800、2100已經完全被著色，便需在著色區域內執行再組織化，這是因為該方法步驟不會形成最佳“漫游信道”3501，如圖35的實施例所示。首先，用于處理分派標記的信息的此一方法步驟將于下文中說明。在一顏色區域內的距離決定過程與前述的到一參考距離的距離決定過程高度相同。在此例中，顏色距離決定了從一瓷磚到入口處理器間最短路徑的長度，其中在該路徑上的所有瓷磚必須屬于相同的顏色范圍。為執行起始化，將各瓷磚的顏色距離定義為無窮大(beinginfinite)，且尚未定義其顏色。根據此一實施例，從各瓷磚到入口處理器的距離被定義為一個高于最大值的值，其中假設該最大值為在該瓷磚裝置內的距離。處理器單元也同樣標示其相鄰的處理器單元及其相鄰的未定義瓷磚，著色為顏色距離無窮遠。在接收一個具有顏色c與顏色距離參數a的測量顏色距離信息時，接收該測量顏色距離信息的各處理器則執行下列步驟1.以顏色c與顏色距離a標示發送該測量顏色距離信息的處理器單元。2.若顏色c與其本身顏色f(亦即接收該測量顏色距離信息的處理器單元的顏色f)不相符，則終止此處理。3.其本身顏色距離d被設定為標示有相同顏色的鄰近處理器單元的顏色距離最小值加1。4.若步驟3使其本身顏色距離d產生變化，則經由具有參數(f，d)的所有鏈接(換言之，亦即其本身顏色距離為d而顏色為f)來發送測量顏色距離信息3201、3202、3203、3204、3205、3206(見圖32)。根據本發明，利用測量封鎖標記信息來封鎖相鄰的處理器，以避免他們接收到標記信息，亦即一旦接收到此一測量封鎖標記信息，便不再發送標記到被封鎖的該等相鄰處理器單元。顏色與顏色距離在同時被發信(signaling)，即測量顏色距離信息。為起始化，到一處理器單元的所有相鄰處理器單元都被設定為未封鎖(unblocked)。在接收一個具有顏色c與顏色距離參數a的所得測量封鎖標記信息3301時，接收該測量封鎖標記信息的各處理器單元分別執行下列步驟1.發送該測量封鎖標記信息的處理器單元被設定為封鎖，并以顏色c與顏色距離a加以標示。2.若顏色c與其本身顏色f(亦即接收該測量封鎖標記信息的處理器單元的顏色f)不相符，則執行步驟5，其將于下文說明。3.其本身顏色距離d被設定為標示有相同顏色的鄰近處理器單元的顏色距離最小值加1。4.若步驟3使其本身顏色距離d產生變化，則經由具有參數(f，d)的所有鏈接(換言之，亦即其本身顏色距離為d而顏色為f)來發送測量顏色距離信息3201、3202、3203、3204、3205、3206(見圖32)。5.若存在一輸入信道，且所有的相鄰處理器單元都被設定為封鎖，則產生一個具有參數(f，d)的測量封鎖標記信息3302，并經由該輸入信道將其發送，如圖33所示。根據本發明，所謂的測量標記信息是用于著色，亦即用于標示處理器單元并定義顏色區域(即在該處理器配置1800、2100內被標示的區域)。在處理測量標記信息時，會產生該處理器單元是仍未著色、或是已由一標記著色的分別。在接收一個具有權重g與顏色f作為信息參數的所得測量標記信息3401時，接收該測量標記信息3401的未著色處理器則執行下列步驟1.可能是其本身顏色距離的顏色距離pd被設定為以顏色f著色的相鄰處理器單元的顏色距離最小值+1。2.若權重g≤pd-a，其中a為該入口處理器到處理器單元的距離(不是顏色距離！)，則發送該測量標記信息3401的處理器單元會發送一個測量封鎖標記信息，且此處理即終止(因此標記的傳送便由一松弛距離(relaxeddistance)加以限制)。3.將發送該測量標記信息3401的處理器單元設定為封鎖，其本身顏色被設定為f、而其本身顏色距離為pd。4.發送該測量標記信息3401的處理器單元會發送一測量信道信息，且該處理器單元會被設定為組織化，因而定義輸入信道。5.經由除了該處理器單元1500的輸入信道外的所有連結來發送測量封鎖標記信息3402、3403、3404、3405、3406，如圖34所示，以避免標記從此處被分配。相較之下，在經由輸入信道接收一個具有權重g與顏色f的測量標記信息時，已被著色的處理器單元的程序則不同。考慮一個偶數列數的序列R＝(SE，SW，E，W，NE，NW)，其對應至一個(南東、南西、東、西、北東、北西)的序列R，以及考慮一個奇數列數的序列R＝(SW，SE，W，E，NW，NE)，其對應至一個(南西、南東、西、東、北西、北東)的序列R，并執行下列步驟1.若所接收到的測量標記信息不是經由該輸入信道而到達、或顏色f與其本身顏色不符，則終止此處理。2.若在序列R后出現一個未封鎖的輸出信道，則經由此一輸出信道發送具有參數(g，f)的測量標記信息，亦即傳送該標記，然后終止此處理。3.若在序列R后出現一個未封鎖的鏈接，則經由此一鏈接發送一測量標記信息(g，f)，并終止此處理。4.因無法傳送該標記，經由輸入信道發送一測量封鎖標記信息。由于在選擇顏色區域期間，無法根據上述的方法步驟來最佳化設定該等信道，如圖35所示，因而該等信道會藉由測量刪除信道信息而被刪除并接著被重置；為終止此方法步驟，信息被供以一“戳記(stamp)”參數，其值與該處理器單元中儲存的參數并不相同。在本文中，需注意入口處理器利用不同的“戳記”參數來執行再組織化。在接收一個具有“戳記”參數的所得測量刪除信道信息時，接收各測量刪除信道信息的處理器單元分別執行下列步驟1.若其本身戳記參數與所接收的“戳記”參數值相同，則終止此處理。2.其本身戳記參數被設定為該測量刪除信道信息“戳記”的值。3.刪除所有的信道。4.經由除了將測量刪除鏈接到發送該測量刪除信道信息的處理器外的所有鏈接來發送測量刪除信道信息3602、3603、3604、3605、3606，如圖36所示。在刪除舊信道后，便利用測量顏色組織化信息在一顏色區域內設定新的信道。所得測量顏色組織化信息3701的處理與測量顏色組織化信息3702、3703、3704、3705、3706的發送與前述的測量組織化信息的處理高度相同。然而有一點不同的在于，所考慮的相鄰處理器單元必須被著色地與正在處理的處理器單元相同，以及在于是利用顏色距離而不是距離來作為準則。所以關于距離決定的上述步驟應該在瓷磚數組中執行，以執行上述的方法步驟。如第一實施例所述者，特別將鏈接稱為“信道”。在一第一步驟中，該入口處理器各經由所有鏈接而發送一個具有參數(f，0)與一不同顏色參數f的測量顏色距離信息4001(見圖40)，因此所有的相鄰處理器單元都以不同的顏色來標示入口處理器。此方式可保證可以從各輸入處理器單元產生一個個別且獨特的標示。在一第二步驟中，該入口處理器經由除了具有參數(g，f)與具有相同的權重g∈N0及一不同的顏色參數f之外的所有鏈接來發送連續的測量標記信息，以將該瓷磚裝置1800、2100中的所有處理器單元加以著色。當測量封鎖標記信息已經由該瓷磚處理器的所有鏈接而到達時(亦即當該瓷磚裝置1800、2100已完全著色)，即終止此方法步驟。在本文中，需注意整個瓷磚裝置1800、2100可以利用本方法而被完全著色。圖38說明了已由權重4著色且其總處理量已基于組織化而表示的瓷磚裝置2100，相較于圖30中所示的藉由標準反向組織化所形成者，圖38所示的圖譜顯得更加平衡。然而，此方法步驟的配置導致在著色區域內漫游路徑3801的形成，因此該等處理器單元并不會經由最短可能距離而連接到入口處理器。因此，在一第三步驟中，該入口處理器經由上述所有鏈接而發送了一個測量刪除信道信息，以刪除已形成的該等信道；直接在此一信息后，經由所有鏈接而發送一個測量顏色組織化信息，并在該著色區域內形成新的信道，則其代表最短鏈接。一旦所有的處理器單元都以此方式完成組織化，便終止此一方法步驟，執行該等處理所需的時脈周期數是對應于從入口處理器到一瓷磚處理器的最大距離；同樣在此例中，在最終信息通信終止前，可能需要一或兩個以上的時脈周期。所產生的路由圖譜是根據各測量標記信息所含的參數-權重g而產生。圖39說明了已經以權重g＝4執行自組織化的瓷磚裝置1800與其對應的漫游路徑3901。權重g代表的是一處理器具有多少個大于其本身距離的顏色距離，權重g越大，所產生的圖譜就越平衡，但圖譜中的路徑也越長。為了解釋此現象，請參考圖41，其說明了在以權重g＝0形成漫游路徑后的瓷磚裝置1800，并參考圖42，其說明了在以權重g＝∞形成漫游路徑后的瓷磚裝置1800。權重的最佳選擇是根據各鏈接的傳輸特性而定，亦即在每一時脈周期內有多少信息可以經由鏈接發送；其值越小，則需要的權重就越大。以上已說明了兩種選擇路由圖譜的方法。一旦已經選擇一路由圖譜，亦即一旦已經選擇了適當的信道，則便可以非常簡單的方式來決定此一圖譜的最佳路由；其原理請見前述的圖形理論原理。在一第一步驟中，將所有的處理器單元(亦即在該瓷磚裝置1800、2100內的處理器)連續編號。接著利用該等編號作為路由過程的目標地址，在一第二步驟中，將已收集的局部信息從各處理器單元傳輸到入口處理器，然后在該入口處理器中產生整體路由表。根據此一實施例，利用測量編號信息而將該瓷磚處理器1800、2100中的所有處理器單元連續編號，其端視于已決定的各處理器單元的總處理量而定，例如利用前述的方法步驟。用于編號的方法步驟起始于該入口處理器藉由入口處理器的所有輸出信道來發送測量編號信息4301，并將其傳輸到輸入處理器單元。一旦決定了各相鄰處理器單元的總處理量d1、d2、d3、...，則同樣傳輸各測量編號信息4301，其具有參數1、1+d1、1+d1+d2、...作為信息參數。在經由該處理器單元的各輸入信道接收了一個具有參數n的測量編號信息4301后，接收該測量編號信息4301的該處理器單元則會執行下列步驟1.將該處理器單元本身的編號設定為n，其對應于所接收的測量編號信息4301的值。2.該處理器單元經由其所有的輸出信道產生另一個測量編號信息4302，并將其以參數n+1、n+d1+1、n+d1+d2+1、...發送，其中d1、d2、d3、...是各相鄰處理器單元的總處理量。一旦最后一個處理器單元以將最后一個處理器連續編號，則本方法步驟即終止；執行該等處理所需的時脈周期數是對應于從入口處理器經由信道到一瓷磚處理器的最大距離；同樣在此例中，在最終信息通信終止前，可能需要一或兩個以上的時脈周期。圖44與圖45顯示該處理器配置1800(圖4)與2100(圖5)，其中該分別處理器配置中的個別處理器單元已被編號。一處理器單元的數字可以簡單地使用為一種用以路由資料或是影像的尋址，因為一處理器單元的每個輸出信道都分配有一獨特數字間隔。每個便因此可以設定一簡單的路由表。舉例來說，圖45中的范例描述用于具有數字123的處理器單元的表格，而在圖46則是路由表4600。該局部產生的信息是藉由測量正確信息信息的方式發信至該入口處理器，其可獲得以下的參數該分別處理器配置中的個別處理器單元位置，也就是說該處理器單元所位于的行列，該處理器數目，該距離數值，其指出從該可攜式處理器至該處理器單元的距離，該顏色距離，以及該處理器單元的處理能力。一旦該個別處理器單元已經被連續地編號之后，在每個情況中的該測量收集信息信息，便立即地由該處理器單元所傳送。該信息使該瓷磚處理器可以藉由該瓷磚編號的協助，讀取被顯示的信息。藉由傳送一全體影像，也就是說藉由供應資料至所有的處理器單元，在此情況中該被首先傳送的信息是那些具有最長路徑的，如同以上結合該圖形理論原則所描述的。該路由表接著也以評估路由圖譜的方式，直接地顯示該路由期間。如以上所述，在該顯示器進一步操作期間中被顯示的信息，可以在該瓷磚編號與路由表的協助之下，以一簡單的方式傳送。為此目的，該入口處理器傳送該測量RGB型式的信息，其提供以下參數被尋址的瓷磚編號，以及此瓷磚的傳送信息，例如紅/綠/藍數值或是一種替代用以激活整合在該瓷磚中發關二極管的驅動信號。圖47顯示在一處理器配置上的顯示信息。當然，該描述是與該選擇的路由圖譜無關。該路由矩陣的選擇與評估已經在以上敘述，也就是說基本的路由路徑。在此情況中該評估準則是為該路由期間。因為根據正常復雜度的最佳任意結合不法在一短時間內實行，在以上也已經提出一替代方案。該自由可選擇參數為權重g。此程序也可由該入口處理器以使用該(部分)最佳路由期間的不同權重g，而被實行多于一次。一般將考量并研究該權重g＝0、1、2、3、...。這些已經被發現有利于數值分析。該具有最短路由期間的路由可接著被使用為該最終路由。為了讓該程序被實行多于一次，該入口處理器使用該測量重試信息，如在第48圖中所描述，其刪除所有的信道、顏色區域與顏色距離。為了結束該程序，該測量重試信息提供該“戳記(stamp)”參數，其數值并不等于儲存在該處理器單元中的對應參數。換句話說，該入口處理器為了每個重新設定的處理使用一不同的“戳記”參數。根據接收帶有該“戳記”參數的所得測量重試信息4801，已經接收該測量重試信息的個別處理器單元便執行以下步驟1.如果其本身的標記參數等于在該測量重試信息所包含的“戳記”參數，便結束該程序。2.將其本身的標記參數，設定為在該測量重試信息所包含的“戳記”參數數值。3.刪除所有的編號、信道、顏色區域、顏色距離與標記封鎖。4.如圖48中所描述，除了至傳送該測量重試信息處理器單元的鏈接以外，透過所有的鏈接傳送該額外測量重試信息4802。在該處理器配置的操作期間，磨耗會使在發生上述自組織化過程時還沒有發生的故障產生。根據上述假設模式的基礎，從一局部處理器的觀點所可能發生的唯一故障，是一連接的鄰近處理器無法再被存取。相比之下，也可評估該鄰近處理器本身是否已經失敗。然而，在像這樣的情況時，可以傳送一種在后續文字中所參照的測量錯誤信息的故障信息或錯誤信息，至其本身鑒別的入口處理器，其較佳的是使用本身的瓷磚編號做為一信息參數，并額外包含該新的失敗鏈接編號。該入口處理器對像是此信息的一種可能反應，是以一測量重設信息對該處理器配置全面的重新設定。為了反應此信息，每個瓷磚處理器根據此信息傳遞至所有的鄰近處理器，并刪除所有已經在該組織處理期間中所決定的資料。為了終結此程序，每個瓷磚處理器在不再對其他信息反應結束之前，應該維持一特定的延遲時間。該停滯時間避免該設量重設信息的傳遞被無限地重復。總結來說，圖49顯示使用信息以及其個別參數的概觀。在此段落中，應該注意的是該信息登記當然可以利用增加任何其它要求的額外信息，而在功能上延伸。根據本發明一瓷磚101的技術配置，可以利用對該感應組件與顯示組件的多種獨自變化方式設計。然而，一種瓷磚的示范實施例是該個別的處理器單元，其以電力供應線與資料線的方式，整合至剛好鄰近瓷磚的處理器單元。當鋪設一瓷磚面或一瓷磚壁時，此造成一種如同以上已經說明的規則網絡。如以上所說明，該入口處理器進一步是在該網絡的邊緣處提供，也就是該處理器配置100的邊緣處。該入口處理器是用于建立技術與顯示技術的中心控制組件。如在圖4中所描述，信息可透過該入口處理器傳送到該系統，也就是該處理器配置100。然而，感應器信息也可從該系統傳送至該入口處理器401。該處理器配置100以與以下步驟一致的方式所設置首先，該瓷磚或壁磚是以該瓷磚連接片被首先整合的正常步驟不同，以及該瓷磚被接續地透過該瓷磚連接片所彼此結合的方式正常鋪設；此外，該入口處理器連接至一或多個瓷磚，其較佳的是位在該鋪設區域的邊緣，也就是說該處理器配置100的邊緣；最后，利用以上敘述的方式執行該處理器配置100網絡的自動自組織，而無須該使用者的任何手動動作。此使得設置工作不需要任何特別的技術知識，以及工作線的制訂或二維位置的程序便可完成。因此，其成本是明顯地小于一些特定方法，而根據本發明的裝置便因此適用于大量市場中。此外，此形成一種高度容忍故障系統，其即使在蓄意傷害(在警報系統的情況中)或災難(例如與使用該系統做為一種護衛系統或無意識偵測器的相關功能操作，即使在像是火災的漸進破壞情況)情況中也可被良好使用。圖53說明了根據本發明一實施例的紡織構造結構5300的示意圖，而圖54則為圖53所示的處理器配置的放大圖A。該紡織構造結構5300具有由非傳導性線路5301所形成的一個大網眼結構(large-meshfabric)以作為其基本結構，此外，該紡織構造結構5300具有導電線路5302、5307，該等導電線路5302是供該處理器組件5303接地之用，其可整合在該紡織構造結構5300中，并于下文中詳細說明。導電線路5307是用于提供電力到整合在該紡織構造結構5300中的處理器組件，此外，該紡織構造結構5300具有傳導性線路5304，其用于自欲整合的處理器組件5303傳輸數據或將數據傳輸到欲整合的處理器組件5303。導電線路5302、5307與傳導性數據傳輸線路5304則最好是配置在構造中的方形圖案中，因而可于該紡織構造結構5300中形成方形的交叉點區域5305(見圖54)；在插入處理器組件5303的區域中，該等線路(導電線路5302、5307以及傳導性數據傳輸線路5304與非傳導性線路5301)皆被移除，最好是以裁切方式移除，以在插入該等處理器組件5303的區域中形成間隙(gap)。一旦各處理器組件5303已插入到該紡織構造結構5300中，他們便與各線路耦合于其外部連接處，特別是其通信接口，特別是該處理器員間接地用的電源供應器導電線路5302與5307，以及用于在彼此相鄰配置的處理器組件5303間傳輸數據的數據傳輸線路5304。因此各處理器組件5303是藉由導電線路5302與5307而被供以電力，而電子信息是藉由數據傳輸線路而于該等處理器組件5303間交換，其所使用的通信協議則是端視于各處理器組件的通信接口的配置而定。如圖54的交叉點區域5305所示，彼此互相對應的導電線路5302、5304、5307為彼此耦合，因此本發明此一實施例可使數據線路形成一環形結構5306，而使各處理器組件5303可藉由兩個傳輸數據的通信接口而將數據傳輸到與該處理器組件5303相鄰配置的所有四個相鄰處理器組件5303。在處理器組件5303與導電線路5302、5307及傳導數據傳輸線路5304可以藉由一可撓性印刷電路或藉由所謂的接線接合的方式所作成的接觸點來提供。該處理器組件5303封裝于紡織構造結構5300中，以使得該處理器5303及導電線路5302、5307及傳導數據傳輸線路5304間的耦接區域能夠絕緣，因而也確保機械可靠度及防水保護。像這樣的一個“有智能的”紡織構造結構5300可以用來作為墻面或底面的基礎或中間層，或者是某些其它類型的技術結構。例如，也可以用來作為凝固結構中的結構層。該處理器組件5303可以耦接到很多不同類型的傳感器及/或致動器，或者可以包含例如傳感器及/或致動器。因此，用來顯示傳送到該處理器組件5303的發光二極管、顯示組件或者是顯示器可以包含于該處理器組件5303或者是連接于該處理器組件5303。該導電接線5302、5307以及傳導數據傳輸線路5304編織成紡織構造結構5300。該導電線路5302、5307以及傳導數據傳輸線路5304在該紡織構造結構5300的四邊與供應線路及數據線路(沒有表示于圖式中)接觸。根據本發明的紡織構造結構5300與集成的微電子組件、傳感器及/或致動器，例如小指示燈泡，憑借本身的條件而運作并且可以固定于不同類型的表面平面化。舉例來說，像這樣的表面平面化是非傳導結構、由覆蓋物基底所形成的地表結構、拼花地板組件、塑料墊、窗幔、壁紙、絕緣墊、帷幕地板、灰漿層、涂層以及凝固結構等。較佳者這些結構藉由貼合、表層化(lamination)或硫化的方式來固定。為了避免對周圍的人產生“電滲透”的現象，一用來導電線路均勻通過的穿孔構造可以廣布于整個根據本發明的紡織構造結構5300，以用來遮蔽這個現象。然而，在這樣的情況下，如果需要，必須要確定某些區域，例如電容傳感器上面的區域不能被遮蔽物所覆蓋。較佳者，集成于微電子組件的紡織構造結構5300透過一導電線路5309耦接該紡織構造結構5300邊緣上的一點到一中央控制單元，例如一簡單的個人計算機，所述的個人計算機在下面的說明書中將以接口處理器5308來表示。以個人計算機及/或控制系統5310的形式來表示的一估算系統5310耦接到該接口處理器5308，藉此電子信息將由該接口處理器讀入或者是傳送到該處理器配置5300，換句話說，也就是它們傳送到該處理器配置5300中的處理器組件5303，尤其是為了控制耦接到處理器組件的個別處理器的一致動器。根據本發明這個具體實施例，如同下面的說明書中將進一步詳細說明的，該自我組織的程序，如同前面如文獻[1]所述的程序在該紡織結構構造5300在使用開始時便實施。當該具有一處理器組件5303網絡的紡織結構構造5300第一次使用時，在每一處理器認識其在紡織結構構造5300中，相對于參考位置的正確的物理位置之后，如前面所如文獻[1]所述的學習階段隨后開始，其中該相對的參考位置較佳者為相對于接口處理器5308的位置。除此之外，數據流的自動路徑透過該圖形化而配置，因而該傳感器信息或顯示器信號可以通過在該紡織結構構造5300中已判定是缺陷的區域范圍。網絡的自我組織程序確認并包圍了缺陷的區域。因此，由該處理器組件5303所組成的網絡當該紡織結構構造5300針對個別的應用而修剪成預先決定的外型時仍然是有功能的。此外，根據本發明的自我組織程序表示不需要有手動的付出施加于該紡織結構構造5300中的處理器組件5303的網絡。因此，如同可以看到的，根據本發明具體實施例中的處理器組件5303藉由局部的環狀結構而彼此連接在一起。每一處理器組件5303連接到兩個，并且是只有兩個由環狀線索形成的環5306，也就是表示每一處理器組件5303的兩個通信接口以足夠與四個置放于鄰近處排列的鄰近處理器組件進行通信。在該紡織結構構造5300的邊緣，該環狀結構衰變為形成一點對點的連接，也就是說可以看成形成由兩個子單元所構成的環，不過這對于該處理器組件5303的設計不會有影響。如同圖54所示，所述在該紡織結構構造5300中已經存在的矩陣排列的導電線路5302、5304、5307可以用于如圖53所示，以形成區域環狀分布。圖56表示如本發明所有具體實施例中所使用的處理器組件5303的一實施例。該處理器組件5303具有一傳感器5306以及一處理器5602，例如來自InfinionTechnologiesAG的XC161或XC164微控制器。該處理器5602具有一第一通信接口5603以及一第二通信接口5604。該傳感器5601藉由一連接線路5606而連接到一數據輸入連接5605。該第一通信接口5603透過一第二連接線路5607連接到一第一輸入/輸出接口連接5608，而該第二通信接口5604藉由一第三連接線路5608而連接到一第二輸入/輸出接口連接5610。該傳感器5601較佳者以一壓力傳感器的形式來表示，因而該紡織結構構造5300可以用來局部分解某人踏入整合紡織結構構造5300的地毯。例如一種較佳者可以用于倉庫中的地毯，其中個別貨品位置的標示在當使用者停留在前面時，能意圖吸引其注意力，或者是在檢視區域中特殊較長的等待線意圖能被自動偵測，以為了視情況需要開放另一檢查哨。另一個領域的紡織結構構造的應用為警示系統。這兩個輸入-輸出接口連接5608、5610安排于該處理器組件5303的相對兩側。該處理器組件5303的其它組件，例如內存組件、時脈產生裝置，電壓供應裝置等，在圖56中沒有標示出來這些為了某些與電路有關的目的而存在的組件，不過這些組件都提供于該處理器組件5303中。該處理器組件5602較佳者是設計成使由該傳感器5601所偵測到并且傳送到該處理器5602的偵測數據經過事先處理，并且隨后透過導電線路傳送到該接口處理器。一般來說，該接口處理器5308的任何設計數都提供于該處理器配置排列上，較佳者為該紡織結構構造5300。在這個說明書中，值得注意的是該處理器組件5303可以替代地、或者是除了該傳感器5601以外，包含一致動器，例如一影像組件，較佳者為一發光二極管。如圖53所示的連接結構相較于圖54的結構以一較簡單的方式來表示，因為只有該數據線路5302呈現于該圖式中。在這個說明書中，值得注意的是某些連接線路，也就是說某些接線選擇性的用于紡織結構構造5300的功能，因此，造成該紡織結構構造5300內某一特定范圍多余的連結線路執行的遺漏。圖55表示一處理器配置，較佳者可能是以根據本發明的具體實施例中的紡織結構構造5300的形式。相對于根據本發明具體實施例中所述的紡織結構構造5300，該處理器組件5303在該根據本發明具體實施例中所述的紡織結構構造5500中是藉由一透過使用一標準總線通信協議的雙值總線耦接技術來彼此連接，例如使用SPI總線或者是I2C總線或是一CAN總線。在這個情況，該通信接口5603、5604設計用來搭配個別的總線通信協議。這表示該通信接口5603、5604可以設計成，例如一SPI接口(或者是一SPP接口)，如同一I2C或者一CAN接口。一般而言，需注意在處理器組件間的局部鏈接的拓樸是由該處理器組件5303至該數據線路間的連接的本質加以統合，其具有一般為處理器配置中的紡織構造結構的網格形式。換言之，這表示本發明此一實施例的紡織構造結構5500是設計為使處理器組件可利用局部總線總線(bus)并藉由利用標準化的通信接口而耦合，其已廣泛應用于許多領域中，特別是微控制器領域。根據此一實施例，在圖55中，總線總線(bus)的連接線路是標示為組件符號5501。配置在處理器配置5500邊緣的四個或兩個處理器組件5303是連接到各總線總線連接線路5501，如圖所示，其各具有兩個通信接口5603、5604。圖57說明了根據本發明另一實施例的處理器配置5700。本發明此一實施例亦提供了一種用以耦合該處理器組件5303的總線總線5701。如圖57所示，在使用連接線路時，只有兩種局埠連接拓樸足以用于連接物理上直接彼此相鄰的該等處理器組件5303，特別是在下述位置間的連接a)由各處理器組件5303所見，在具有該處理器組件5303的第一輸入/輸出接口連接5608的最左上的電力線路5701間與在具有該處理器組件5303的第二輸入/輸出接口連接5610的最右下的電力線路5702(在下文中亦稱為第一類型5705)間，以及b)由各處理器組件5303所見，在具有該處理器組件5303的第一輸入/輸出接口連接5708的最右上的電力線路5703間與在具有該處理器組件5303的第二輸入/輸出接口連接5710的最左下的電力線路5704(在下文中亦稱為第二類型5706)間。第一類型5705與第二類型5706連接拓樸彼此皆為垂直或水平配置，亦即一棋盤格圖案，該等連接中的小范圍以及相同的本質與處理器組件5303的簡單設計可使根據本發明此一實施例的處理器配置5700具有特別低的配置成本。圖58說明了根據本發明另一實施例的處理器配置5800。根據此一實施例，該等處理器組件5303是配置為六角形，然其組件皆與前述者相同。同樣的，如圖58所示，亦可利用一種環形拓樸(亦即藉由一環形結構5801來連接相鄰的處理器組件5303)來耦合該處理器配置5800中的六角處理器組件5303。下列文獻列為本發明的參考文獻[1]T.F.Sturm，S.Jung，G.Stromberg，A.Sthr，ANovelFaultTolerantArchitectureforSelf-OrganizingDisplayandSensorArrays，InternationalSymposiumDigestofTechnicalPapers，VolumeXXXIII，Nr.II，SocietyforInformationDisplay，Boston，Massachusetts，May22to23，2002，pages1316to1319，2002；[2]US4,387,127；[3]WO99/41814A1；[4]C.Fenger，PhillipsSemiconductors，IntegratedCircuits，Applicationnote，AN168TheI2CSerialBusTheoryandPracticalConsiderationUsingPhilipsLow-VoltagePCF84CxxandPCD33xxμCFamilies，December1988.權利要求1.一種表面面板模塊；其有●至少一電源供應器連接，●至少一數據傳輸接口，●至少一處理器單元，耦合至所述電源供應器連接與所述數據處理接口，●其中所述處理器單元是經過設計的，因此可在所述處理器單元與一鄰近表面面板模塊的處理器單元間交換電子信息，以決定一處理器單元與一參考位置間的距離，其中所述鄰近表面面板模塊的處理器單元耦合至所述表面面板模塊，●各信息含有距離信息，其中所述距離信息指示發送信息的一處理器單元的表面面板模塊距離，或指示接收來自所述參考位置的信息的一處理器單元的表面面板模塊距離，以及●所述處理器單元是設計為可決定、或可儲存從一接收信息中的距離信息至所述參考位置的實際距離。2.如權利要求1所述的表面面板模塊，其具有一插塞連接器，所述電源供應器連接與所述數據傳輸接口則整合在所述插塞連接器中。3.如權利要求1或2所述的表面面板模塊，其具有至少一電源線與至少一數據線，其中所述處理器單元經由所述電源線而耦合至所述電源供應器連接，且經由所述數據線連接至所述數據傳輸接口。4.如權利要求1至3中任一所述的表面面板模塊，其設計為下述的一模塊●壁面面板模塊，或●地板面板模塊，或●天花板面板模塊。5.如權利要求1至3中任一所述的表面面板模塊，其設計為●一瓷磚，或●一壁磚，或●一拼板地板組件，或●一薄板組件。6.如權利要求1至5中任一所述的表面面板模塊，具有至少一耦合至所述處理器單元的傳感器。7.如權利要求1至6中任一所述的表面面板模塊，具有至少下列組件其一，所述組件耦合至所述處理器單元●成像組件，或●聲波生成組件，或●振動生成組件。8.一種表面面板模塊配置，其具有兩個以上如權利要求1至7中任一所述的表面面板模塊，所述表面面板模塊是藉由電源供應器連接與數據傳輸接口而彼此耦合。9.一種用以決定從如權利要求1所述的表面面板模塊配置的表面面板模塊至至少一參考位置的距離的方法，其中在互相鄰近的表面面板模塊的處理器單元間具有電子信息交換，所述方法包含●其中，藉由一第一表面面板模塊的第一處理器單元產生一第一信息，所述第一信息含有第一距離信息，所述第一距離信息含有所述第一表面面板模塊的距離或接收來自所述參考位置的所述第一信息的一第二表面面板模塊的距離，●其中，所述第一信息是從所述第一表面面板模塊的處理器單元發送至所述第二表面面板模塊的處理器單元，●其中，自所述參考位置至所述第二表面面板模塊的處理器單元的距離是以所述距離信息的函數決定或儲存，●其中，所述第二表面面板模塊的處理器單元產生一第二信息，所述第二信息含有第二距離信息，所述第二距離信息含有所述第二表面面板模塊的距離或接收來自所述參考位置的所述第二信息的一第三表面面板模塊的距離，●其中，所述第二信息是從所述第二表面面板模塊的處理器單元發送至所述第三表面面板模塊的處理器單元，●其中，自所述參考位置至所述第三表面面板模塊的處理器單元的距離是以所述第二距離信息的函數決定或儲存，●其中，在所述表面面板模塊配置中的所有表面面板模塊皆執行所述方法步驟。10.如權利要求9所述的方法，其中在決定所述參考距離至所述表面面板模塊的距離前，先根據在所述表面面板模塊配置的一導入點的一表面面板模塊來決定所述表面面板模塊配置內的表面面板模塊的物理位置，具有至少一行參數z與一列參數s的位置決定信息(其分別包含在所述表面面板模塊配置內發送所述信息的處理器單元的列數或行數、或是分別包含在所述表面面板模塊配置內接收所述信息的處理器單元的列數或行數)乃被傳輸至鄰近表面面板模塊的處理器單元，且各處理器單元分別執行下述步驟●若接收信息中的行參數高于所述處理器單元先前儲存的行數，則指派所述接收信息的行參數z為所述處理器單元本身的行數，●若接收信息中的列參數高于所述處理器單元本身的列數，則指派該等接收信息的行參數值為所儲存的列數，●若其本身行數及/或其本身列數已根據上述方法步驟而改變，則以新行參數與新列參數來產生新位置測量信息，其各包含發送所述信息的處理器單元的行數與列數、或接收所述信息的處理器單元的行數與列數，且該等位置測量信息乃分別傳輸至一鄰近表面面板模塊的處理器單元。11.如權利要求9或10所述的方法，其中，在一反復方法中，若在各接收信息中的先前儲存距離值大于所接收的距離值(增加了一預定值)，則改變所述表面面板模塊本身距離的處理器單元，以及其中，在一表面面板模塊的處理器單元改變其本身距離值的情況下，產生一距離測量信息并將其發送至鄰近表面面板模塊的處理器單元，所述距離測量信息各包含作為距離信息的自身距離，或作為從入口處理器到接收處理器單元的距離值。12.如權利要求11所述的方法，其中所述距離值的數值比其本身距離值高出一預定值。13.一種處理器配置，具有●至少一接口處理器，其提供所述處理器配置一信息接口，●大量的處理器，至少在某些情形中，所述處理器在物理上乃以彼此直接相鄰耦合配置以交換電子信息，●其中指派一傳感器及/或一致動器于所述大量處理器中的各處理器，且各處理器耦合至具有欲以電子信息傳輸的感測數據及/或致動數據的各處理器單元，其中所述電子信息是來自所述接口處理器及/或傳至所述接口處理器，以及●所述至少在某些情形中物理上配置為彼此直接相鄰的處理器是根據高于單一等級的標準耦合拓樸而彼此耦合。14.如權利要求13所述的處理器配置，其中所述物理上配置為彼此直接相鄰的處理器是根據一標準總線耦合拓樸而彼此耦合。15.如權利要求13所述的處理器配置，其中所述物理上配置為彼此直接相鄰的處理器是根據一標準環型耦合拓樸而彼此耦合。16.如權利要求14或15所述的處理器配置，其中所述標準總線耦合拓樸是根據下列通信接口標準其一而設計●串平行列接口，●控制器局域網絡接口，或●I2C接口。17.如權利要求13至16中任一所述的處理器配置，其中所述處理器是以矩陣形式配置于列與行中。18.一種具有如權利要求13至17任一所述的處理器配置的紡織構造結構，其中所述處理器及/或傳感器及/或致動器是配置在所述紡織構造結構中，具有●將所述處理器彼此耦合的導電線路，●將所述處理器彼此耦合的傳導性數據傳輸線路，以及●非導電線路。19.如權利要求18所述的紡織構造結構，其中所述導電線路是設計為可用于供應電力至兩個以上的處理器及/或傳感器及/或致動器。20.如權利要求18或19所述的紡織構造結構，其中所述傳導性數據傳輸線路具電傳導性。21.如權利要求18或19所述的紡織構造結構，其中所述傳導性數據傳輸線路具光傳導性。22.如權利要求18至21任一所述的紡織構造結構，其中所述致動器是設計為下列組件至少其一●成像組件，或●聲波生成組件，或●振動生成組件。23.一種表面面板結構，其中的表面面板是固定在如權利要求6至10中任一所述的一紡織構造結構上。24.如權利要求23所述的表面面板結構，其中所述表面面板是黏著性接合及/或形成薄板及/或硬化于所述紡織構造結構上。25.如權利要求23或24所述的表面面板結構，其中所述表面面板結構是設計為●壁面面板結構，或●地板面板結構，或●天花版面板結構。26.如權利要求23至25任一所述的表面面板結構，其中在所述紡織構造結構的次要區域上至少涂有一紡織層，藉以使導電線路均勻通過。全文摘要本案涉及一種表面面板模塊，所述面板模塊包含電源供應器連接，數據傳輸接口以及處理器單元。所述處理器單元耦合至所述電源供應器連接及所述數據傳輸接口。文檔編號E04F13/00GK1745402SQ200380109512公開日2006年3月8日申請日期2003年12月10日優先權日2002年12月10日發明者S·榮格,C·勞特巴奇,G·斯特羅伯格,T·斯圖姆,A·斯特爾,W·維伯申請人:因芬尼昂技術股份公司