無線傳感網絡節點報文信息糾錯編碼/解碼用芯片的制作方法

專利名稱：無線傳感網絡節點報文信息糾錯編碼/解碼用芯片的制作方法
技術領域：
本發明涉及一種通信系統用芯片，特別是一種無線傳感網絡節點報文信息糾錯編碼/解碼用芯片。
背景技術：
無線傳感網絡是一種沒有有線基礎設施支持的移動網絡，其是由大量具有傳感功能的小型可移動節點構建的，主要用于收集、傳播和處理傳感信息。這些節點由無線媒質互連并且執行分散的傳感任務。在這種網絡中，節點不僅能夠借助于中間節點的轉發來實現通信，還可以監測本地環境的變化，收集和處理相關的傳感信息。無線傳感網絡最初應用于軍事領域，主要以美國國防部高級研究計劃局(DARPA)于1972年進行的戰場環境中的無線分組網項目(PRNET，PacketRadio Network)、1983年進行的抗毀自適應網絡(SURAN，Survivable AdaptiveNetwork)和1994年進行的全球移動信息系統(GloMo Global Mobile InformationSystem)項目為研究基礎。IEEE802.11標準委員會采用了“Ad hoc網絡”一詞來描述這種特殊的自組織無中心多跳無線網絡結構。
近年來，無線傳感網絡的研究在民用和商業領域也受到了廣泛的重視。無線傳感網絡可以應用于軍事和民用環境，進行信息的收集和處理、對象跟蹤和網絡環境監測，尤其適合配置在野外、交通要道、醫療和安全部門等場合。例如，戰場軍用傳感網絡可以監測戰場的態勢，及時修正戰略部署；戰地無線救護網絡可以了解每個戰士的生理、地理等信息，對受傷戰士做出及時救護；環境傳感網絡可以檢測環境和氣候的變化；礦工生理指標傳感網絡可以監測礦工井下作業時的生理和位置等信息，特別是出現礦難時，為營救工作提供非常重要的信息；交通傳感網絡可以配置在交通要道用于監測交通的流量，包括車輛的數量、種類、速度和方向等相關參數；監視傳感網絡可以用于商場和銀行等場合，以提高安全性；智能三表(煤氣、水，電)傳感網絡可以用于實現無線抄表等。
隨著無線傳感網絡應用的不斷擴展，傳輸的數據信息量也不斷增長，無線信道固有的帶寬有限和傳輸環境惡劣等特性，很容易使無線傳感網絡受到攻擊和干擾，這就要求為無線傳感網絡設計新的服務質量保障機制和信息安全保障機制。

發明內容
本發明的目的在于提供一種無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，體積小，功耗低，能直接安裝于無線傳感網絡節點。
為達上述目的，本發明采用下述技術方案
一種應用于無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，包括面板、硅片、底板以及通過鍵合線與硅片連接而處于底板邊緣的引腳，其特征在于其電路結構是芯片電路由報文信息編碼單元、報文信息旁路單元、直通/編碼信息輸出控制單元、編碼/解碼控制單元、報文信息解碼單元和解碼信息輸出控制單元組成；報文信息編碼單元有編碼輸入/解碼輸出信號雙向引腳、編/解碼同步信號輸入引腳，而片內與報文信息旁路單元連接；報文信息旁路單元有編碼輸入/解碼輸出信號雙向引腳、編/解碼同步信號輸入引腳，而片內與直通/編碼信息輸出控制單元連接；直通/編碼信息輸出控制單元有解碼輸入/編碼輸出信號雙向引腳，而片內與報文信息解碼單元連接；編碼/解碼控制單元有外接工作時鐘信號輸入引腳和編/解碼控制信號輸入引腳，而片內與報文信息編碼單元、報文信息旁路單元、直通/編碼信息輸出控制單元、報文信息解碼單元和解碼信息輸出控制單元連接；報文信息解碼單元有解碼輸入/編碼輸出信號雙向引腳、編/解碼同步信號輸入引腳，而片內與解碼信息輸出控制單元連接；解碼信息輸出控制單元有解碼輸入/編碼輸出信號雙向引腳，而片內與報文信息編碼單元連接；芯片有輸入工作電源引腳。
上述的報文信息編碼單元電路由一個A型移位寄存器、一個A型使能控制器、一個A型模2加法器和一個A型編碼整合器組成。
上述的A型移位寄存器由兩個非門、十二個二輸入或門、六個三輸入與非門和六個D型觸發器組成。
上述的A型使能控制器由一個非門，一個或門，三個二輸入與非門，兩個D型觸發器和一個三輸入與非門組成。
上述的A型模2加法器由三個異或門組成。
上述的A型編碼整合器由一個三輸入與門，一個二輸入與門，三個二輸入或非門，一個二輸入或門和一個D型觸發器組成。
上述的報文信息旁路單元電路由一個D觸發器和三個二輸入與非門組成。
上述的直通/編碼信息輸出控制單元電路由一個三態門構成。
上述的編碼/解碼控制單元電路由一個D觸發器和兩個與門組成。
上述的報文信息解碼單元電路由一個A型移位寄存器、一個A型使能控制器、一個B型模2加法器、一個A型門限校正器、一個B型移位寄存器和一個A型解碼整合器組成。
上述的B型模2加法器由兩個非門，四個二輸入異或門組成。
上述的A型門限校正器由兩個二輸入或門，四個二輸入與非門，三個二輸入異或門，一個二輸入同或門，一個三輸入與門，三個二輸入與門，一個非門和一個三輸入或門組成。
上述的B型移位寄存器由六個二輸入與非門，兩個非門，六個二輸入或非門，三個三輸入與門，三個二輸入與門，三個三輸入與非門，四個二輸入或門，四個三輸入或門，一個異或門和六個D型觸發器組成。
上述的A型解碼整合器由兩個非門，三個二輸入與門，一個三輸入與門，兩個二輸入或門和一個D型觸發器組成。
上述的解碼信息輸出控制單元電路由一個三態門構成。
本發明與現有技術相比較，具有如下顯而易見的優點本發明其集報文信息編碼與解碼功能于一體，既能對無線傳感網絡節點待發送報文信息進行編碼與加密，又能對無線傳感網絡節點所接收報文信息進行解碼與糾錯(差錯控制)。本發明體積小、功耗低，能直接安裝于無線傳感網絡節點，為極易受到攻擊和干擾的無線傳感網絡提供更好的服務質量保障機制與信息安全保障機制。同時，本發明以芯片硬件運行方式完成無線傳感網絡節點報文信息的編碼與解碼功能，其處理速度大大高于目前普遍使用的軟件處理實現方式。


圖1是本發明一個實施例的結構示意圖。
圖2是圖1示例的未加芯片封蓋的引腳內部連線結構示意圖。
圖3是圖1示例加了封蓋的俯視圖。
圖4是圖1示例電路結構方框圖。
圖5是圖1示例電路原理圖。
圖6是圖5中A型移位寄存器的電路原理圖。
圖7是圖5中A型使能控制器的電路原理圖。
圖8是圖5中A型模2加法器的電路原理圖。
圖9是圖5中A型編碼整合器的電路原理圖。
圖10是圖5中B型移位寄存器的電路原理圖。
圖11是圖5中A型解碼整合器的電路原理圖。
圖12是圖5中B型模2加法器的電路原理圖。
圖13是圖5中A型門限校正器的電路原理圖。
圖14是圖1示例的典型應用電路圖。
具體實施例方式本發明的一個優選實施例是參見圖1、圖2和圖3，本無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，包括芯片底座5、硅片4、硅片封蓋3以及通過鍵合線2與硅片4連接而處于芯片底座5邊緣的引腳1。芯片的一角有凹陷圓形標記6，其上有標號。本芯片電路結構是參見圖4，本芯片電路由報文信息編碼單元7、報文信息旁路單元8、直通/編碼信息輸出控制單元9、編碼/解碼控制單元10、報文信息解碼單元11和解碼信息輸出控制單元12組成。報文信息編碼單元7有編碼輸入/解碼輸出信號雙向引腳TR0、編/解碼同步信號輸入引腳SYN和外接工作時鐘信號輸入引腳CLK，而片內與報文信息旁路單元8連接；報文信息旁路單元8有編碼輸入/解碼輸出信號雙向引腳TR0、編/解碼同步信號輸入引腳SYN和外接工作時鐘信號輸入引腳CLK，而片內與直通/編碼信息輸出控制單元9連接；直通/編碼信息輸出控制單元有解碼輸入/編碼輸出信號雙向引腳TR1，而片內與報文信息解碼單元11連接；編碼/解碼控制單元10有外接工作時鐘信號輸入引腳CLK和編/解碼控制信號輸入引腳TRC，而片內與直通/編碼信息輸出控制單元9和解碼信息輸出控制單元12連接；報文信息解碼單元11有解碼輸入/編碼輸出信號雙向引腳TR1、編/解碼同步信號輸入引腳SYN和外接工作時鐘信號輸入引腳CLK，而片內與解碼信息輸出控制單元12連接；解碼信息輸出控制單元12有解碼輸入/編碼輸出信號雙向引腳TR0，而片內與報文信息編碼單元7連接；芯片有輸入工作電源引腳VCC和GND。參見圖5，上述的報文信息編碼單元7電路由一個A型移位寄存器U1、一個A型使能控制器U2、一個A型模2加法器U3和一個A型編碼整合器U4組成。連接方式A型使能控制器U2有復位端RST連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U18輸出端，在單元內從兩個輸出端C0、C1輸出連接A型移位寄存器U1的兩個工作狀態控制輸入端EN0、EN1和A型編碼整合器U4的兩個工作狀態控制輸入端EN0、EN1，從另兩個輸出端C2、C3輸出連接A型編碼整合器U4的另兩個工作狀態控制輸入端EN2、EN3，所述的A型使能控制器U2的四個輸出端C0、C1、C2、C3的不同狀態組合用于控制A型移位寄存器U1和A型編碼整合器U4的工作狀態；A型移位寄存器U1有報文信息輸入端D連接編碼輸入/解碼輸出信號雙向引腳TR0、復位端RST連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U18輸出端，在單元內從四個輸出端Q0～Q3輸出連接A型模2加法器U3的四個數據輸入端D0～D3，所述的A型移位寄存器U1用于串行裝載原始報文信息并存儲六位信息位，且輸出原始報文信息的第一、第二、第三和第六位；A型模2加法器U3在單元內從輸出端SUM輸出連接到A型編碼整合器U4的編碼監督位輸入端MD，所述的A型模2加法器U3用于每接收一位信息位就按照卷積編碼方式產生一位的監督位；A型編碼整合器U4有信息輸入端D連接編碼輸入/解碼輸出信號雙向引腳TR0、復位端RST連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U18輸出端，在單元外從輸出端CD輸出連接到報文信息旁路單元8，A型編碼整合器U4產生的碼流信息輸出作為報文信息旁路單元8的數據輸入。參見圖6，上述的A型移位寄存器U1由兩個非門U20、U21、十二個二輸入或門U22、U23、U24、U25、U30、U31、U32、U33、U38、U39、U40、U41、六個三輸入與非門U26、U27、U34、U35、U42、U43和六個D型觸發器U28、U29、U36、U37、U44、U45組成。參見圖7，上述的A型使能控制器U2由一個非門U46，一個或門U47，三個二輸入與非門U48、U49、U50，兩個D型觸發器U51、U52和一個三輸入與非門U53組成。參見圖8，上述的A型模2加法器U3由三個異或門U54、U55、U56組成。參見圖9，上述的A型編碼整合器U4由一個三輸入與門U57，一個二輸入與門U58，三個二輸入或非門U59、U60、U61，一個二輸入或門U62和一個D型觸發器U63組成。參見圖5，上述的報文信息旁路單元8電路由一個D觸發器U5和三個二輸入與非門U6、U7、U8組成。連接方式D觸發器U5有復位端D連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CK連接編碼/解碼控制單元10中二輸入與門U18輸出端，在單元內從一個輸出端Q輸出連接二輸入與非門U6的輸入端，從另一個輸出端QN輸出連接二輸入與非門U7的輸入端，D觸發器U5完成對選擇原始報文信息還是選擇編碼后信息的控制；第一個二輸入與非門U6的輸入端連接編碼輸入/解碼輸出信號雙向引腳TR0，在單元內從輸出端連接第三個二輸入與非門U8的一個輸入端，所述的第一個二輸入與非門U6用于控制將原始報文信息輸出；第二個二輸入與非門U7的輸入端連接報文信息編碼單元7中A型編碼整合器U4輸出端CD，在單元內從輸出端連接第三個二輸入與非門U8的另一個輸入端，所述的第二個二輸入與非門U7用于控制將編碼后的信息輸出；第三個二輸入與非門U8在單元外從輸出端連接到直通/編碼信息輸出控制單元9的數據輸入端，所述的第三個二輸入與非門U8用于對原始報文信息和編碼后的信息進行選擇輸出。參見圖5，上述的直通/編碼信息輸出控制單元9電路由一個三態門U9構成。三態門U9有控制輸入端連接編碼/解碼控制單元10輸出端QN和數據輸入端連接報文信息旁路單元8中二輸入與非門U8的輸出端，在單元外從輸出端連接解碼輸入/編碼輸出信號雙向引腳TR1。參見圖5，上述的編碼/解碼控制單元10電路由一個D觸發器U19和兩個與門U17、U18組成。連接方式D觸發器U19有輸入端D連接編/解碼控制輸入引腳TRC和時鐘端CK連接工作時鐘信號輸入引腳CLK，在單元內從一個輸出端QN連接一個二輸入與門U17的一個輸入端，從另一個輸出端Q連接另一個二輸入與門U18的一個輸入端；在單元外從輸出端QN連接直通/編碼信息輸出控制單元9的控制輸入端，從輸出端Q連接解碼信息輸出控制單元12的控制輸入端；所述的D觸發器U19主要提供編碼模式或解碼模式下的門控時鐘輸入信號及對編碼/解碼雙向輸入/輸出端口的控制；二輸入與門U17有另一個輸入端連接工作時鐘信號輸入引腳CLK，在單元外從輸出端連接報文信息解碼單元11中A型移位寄存器U15的時鐘輸入端CLK、A型使能控制器U16的時鐘輸入端CLK、B型移位寄存器U11的時鐘輸入端CLK和A型解碼整合器U12的時鐘輸入端CLK；所述的二輸入與門U17用以提供對編碼報文信息解碼操作時的時鐘控制信號；另一個二輸入與門U18有輸入端連接工作時鐘信號輸入引腳CLK，在單元外從輸出端連接報文信息編碼單元7中A型移位寄存器U1的時鐘輸入端CLK、A型使能控制器U2的時鐘輸入端CLK和報文信息旁路單元8中D觸發器U5的時鐘輸入端CK；所述的二輸入與非門U18用以提供對原始報文消息編碼操作時的時鐘控制信號。參見圖5，上述的報文信息解碼單元11電路由一個B型移位寄存器U11、一個A型解碼整合器U12、一個B型模2加法器U13、一個A型門限校正器U14、一個A型移位寄存器U15和一個A型使能控制器U16組成。連接方式A型使能控制器U16有復位端RST連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U17輸出端，在單元內從輸出端C0輸出連接A型移位寄存器U15的工作狀態控制輸入端EN0、A型門限校正器U14的工作狀態控制輸入端EN0、B型移位寄存器U11的輸入端SE0和A型解碼整合器U12的輸入端EN0，從輸出端C1輸出連接A型移位寄存器U15的工作狀態控制輸入端EN1、A型門限校正器U14的工作狀態控制輸入端EN1和A型解碼整合器U12的輸入端EN1，從輸出端C2輸出連接A型門限校正器U14的工作狀態控制輸入端EN2，從輸出端C3輸出連接B型移位寄存器U11的輸入端SE1，所述的A型使能控制器U16的四個輸出端的不同狀態組合用于控制A型移位寄存器U15、A型門限校正器U14、B型移位寄存器U11和A型解碼整合器U12的工作狀態；A型移位寄存器U15有報文信息輸入端D連接編碼輸入/解碼輸出信號雙向引腳TR0、復位端RST連接編/解碼同步信號輸入引腳SYN和時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U17輸出端，在單元內從四個輸出端Q0～Q3輸出連接B型模2加法器U13的四個數據輸入端D0、D1、D3、D4，所述的A型移位寄存器U15用于串行裝載編碼報文信息并存儲六位信息位，且輸出編碼報文信息的第一、第二、第三和第六位；B型模2加法器U13有編碼報文監督位輸入端D2連接編碼輸入/解碼輸出信號雙向引腳TR0，在單元內從輸出端SUM輸出連接到B型移位寄存器U11的校正子輸入端MD，所述的B型模2加法器U13用于每接收一位監督位就按照卷積解碼方式產生一位的校正子；B型移位寄存器U11有復位端RST連接編/解碼同步信號輸入引腳SYN、時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U17輸出端，輸入端CE0、CE1連接A型門限校正器U14的輸出端LC0、LC1，在單元內從四個輸出端Q0～Q3輸出連接A型門限校正器U14的四個校正子輸入端CD0～CD3，所述的B型移位寄存器U11用于串行傳輸六位的校正子并輸出第一位、第四位、第五位校正子和第二、第六位校正子的異或值；A型門限校正器U14有復位端SYN連接編/解碼同步信號輸入引腳SYN，在單元內從輸出端LC0輸出連接B型移位寄存器U11的輸入端CE0，從輸出端LC1輸出連接B型移位寄存器U11的輸入端CE1和A型解碼整合器U12的輸入端CE0，從輸出端LC2輸出連接A型解碼整合器U12的輸入端CE1，所述的A型門限校正器U14用于產生B型移位寄存器U11的工作控制信號和A型解碼整合器U12的工作控制信號；A型解碼整合器U12有復位端RST連接編/解碼同步信號輸入引腳SYN、時鐘輸入端CLK連接編碼/解碼控制單元10中二輸入與門U17輸出端的，在單元外從輸出端DCD輸出連接解碼信息輸出控制單元12的數據輸入端，所述的A型解碼整合器U12用于將解碼糾錯后的報文信息傳輸出去。參見圖10，上述的B型移位寄存器U11由六個二輸入與非門U64、U78、U80、U87、U97、U98，兩個非門U66、U67，六個二輸入或非門U65、U72、U74、U76、U86、U93，三個三輸入與門U68、U73、U90，三個二輸入與門U69、U75、U89，三個三輸入與非門U70、U71、U88，四個二輸入或門U77、U79、U85、U96，四個三輸入或門U83、U84、U94、U95，一個異或門U100和六個D型觸發器U81、U82、U91、U92、U99、U101組成。參見圖11，上述的A型解碼整合器U12由兩個非門U102、U108，三個二輸入與門U104、U105、U109，一個三輸入與門U103，兩個二輸入或門U106、U107和一個D型觸發器U110組成。參見圖12，上述的B型模2加法器U13由兩個非門U111、U115，四個二輸入異或門U112、U113、U114、U116組成。參見圖13，上述的A型門限校正器U14由兩個二輸入或門U117、U128，四個二輸入與非門U118、U119、U120、U123，三個二輸入異或門U121、U122、U124，一個二輸入同或門U125，一個三輸入與門U126，三個二輸入與門U127、U131、U132，一個非門U129和一個三輸入或門U130組成。參見圖5，上述的解碼信息輸出控制單元12電路由一個三態門U10構成。三態門U10有控制輸入端連接編碼/解碼控制單元10輸出端Q和數據輸入端連接報文信息解碼單元11中A型解碼整合器U12輸出端DCD，在單元外從輸出端連接編碼輸入/解碼輸出信號雙向引腳TR0。
圖14是本芯片的典型應用電路圖。
電路中IC2和IC3為SD06C01QI，即本發明電路的代碼。IC1為ATmega8單片機，用于產生IC2或IC3的輸入數據，工作時鐘及控制信號。IC4為串口電平轉換芯片MAX232，完成應用電路與PC機的數據通信。電路中的開關S1用于單片機復位，S2為數據控制開關，其控制單片機對IC2或IC3的數據輸入，和控制信號的改變。跳線J1為IC2編解碼功能控制端，當J1的1、2相連時，IC2實現編碼功能；當其2、3相連時，實現解碼功能。跳線J2用于選擇IC3的解碼輸入，J2的1、2相連時，IC3對來自單片機IC1的12號引腳的數據進行解碼；2、3相連時，IC3對來自IC2的7號腳TR1數據進行解碼。跳線J3為IC3編解碼功能控制端，當J3的1、2相連時，IC3實現編碼功能；當其2、3相連時，實現解碼功能。JP1用于實現對單片機編程。整個電路的工作電源為+5V。
其工作原理如下主要依據芯片電路結構方框圖(圖4)和電路原理圖(圖5)，并結合本芯片典型應用電路圖(圖14)進行說明。
進行報文信息編碼及報文信息解碼時IC2設置為編碼狀態，IC3設置為解碼狀態，IC3的輸入選擇為IC2的7號腳，即J2的2、3相連。編碼模式，SD06C01QI的TR0引腳由編碼/解碼控制單元設置為輸入狀態，而TR1被設置為輸出狀態(見圖4)。解碼模式，SD06C01QI的TR0引腳由編碼/解碼控制單元設置為輸出狀態，TR1被設置為輸入狀態。并且當芯片處于編碼模式時，編碼/解碼控制單元關閉報文信息解碼單元的時鐘，同樣處于解碼模式時，報文信息編碼單元的時鐘也會被關閉，從而降低芯片的功耗。當IC2的3號引腳SYN變為低電平后，其內部的報文信息編碼單元將對雙向端口TR0輸入的數據(來自IC1的15號引腳)進行編碼，加入編碼位后的數據經過報文信息旁路單元和直通/編碼信息輸出控制單元輸出到IC3的TR1引腳。在編碼模式中，SYN處于高電平時，輸入信息會直接通過報文信息旁路單元及直通/編碼信息輸出控制單元輸出到芯片外部。在IC3中，當其SYN為低電平后，其內部的報文信息解碼單元會完成報文的解碼，并將解碼出的數據通過解碼信息輸出控制單元輸出到芯片外部。SYN處于高電平時，IC3的TR0將一直輸出低電平。IC3的TR0輸出的數據會通過U4及串口J4呈現在PC上。整個編解碼過程，單片機一方面產生IC2、IC3所需的時鐘信號CLK1、CLK2，另一方面，通過SYN1、SYN2控制兩片編解碼芯片的工作，并且它們共同在外部中斷1開關S2有效時發生變化。因為，編碼數據的輸出是在時鐘的下降沿，而解碼數據的采樣是在時鐘的上升沿，所以CLK1與CLK2同頻率，相位差180度，SYN2滯后SYN1半個時鐘周期。時鐘頻率一般取小于1MHz，這樣，在SYN1變為低電平后，碼元寬度為兩個時鐘周期的數據在時鐘的上升沿輸入到編碼芯片IC2、IC3再從編碼數據中解碼出原始數據。
進行報文信息糾錯解碼時實際應用中，IC2、IC3之間可以是通信信道，當信道中的編碼數據受到干擾，在約束長度內出現不多于2位的錯碼時，IC3都可以正確地恢復出原始數據。把J2的1、2相連，使IC3處于解碼工作狀態，通過單片機生成帶有錯碼的數據，這樣即可模擬通信中的糾錯解碼，并可通過PC端觀察糾錯解碼的結果。
權利要求
1.一種無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，包括芯片底座(5)、硅片(4)、硅片封蓋(3)以及通過鍵合線(2)與硅片(4)連接而處于芯片底座(5)邊緣的引腳(1)，其特征在于硅片(4)的電路由下列單元組成1)報文信息編碼單元(7)，用于對輸入的報文信息進行卷積編碼，在每個信息位后加入一個監督位信息；2)報文信息旁路單元(8)，用于實現編碼后信息和原始報文信息的多路選擇；3)直通/編碼信息輸出控制單元(9)，用于完成對原始報文信息/編碼后信息的三態輸出控制；4)編碼/解碼控制單元(10)，用于對編碼/解碼雙向輸入/輸出端口的控制及提供報文信息編碼和解碼工作狀態下各自的時鐘控制信號；5)報文信息解碼單元(11)，用于完成對報文編碼信息的解碼及糾錯功能；6)解碼信息輸出控制單元(12)，用于解碼信息的三態輸出控制；連接方式報文信息編碼單元(7)連接編碼輸入/解碼輸出信號雙向引腳(TR0)、編/解碼同步信號輸入引腳(SYN)，而片內與報文信息旁路單元(8)連接；報文信息旁路單元(8)連接編碼輸入/解碼輸出信號雙向引腳(TR0)、編/解碼同步信號輸入引腳(SYN)，而片內與直通/編碼信息輸出控制單元(9)連接；直通/編碼信息輸出控制單元(9)連接解碼輸入/編碼輸出信號雙向引腳(TR1)，而片內與報文信息解碼單元(11)連接；編碼/解碼控制單元(10)連接外接工作時鐘信號輸入引腳(CLK)和編/解碼控制信號輸入引腳(TRC)，而片內與報文信息編碼單元(7)、報文信息旁路單元(8)、直通/編碼信息輸出控制單元(9)、報文信息解碼單元(11)和解碼信息輸出控制單元(12)連接；報文信息解碼單元(11)連接解碼輸入/編碼輸出信號雙向引腳(TR1)、編/解碼同步信號輸入引腳(SYN)，而片內與解碼信息輸出控制單元(12)連接；解碼信息輸出控制單元(12)連接編碼輸入/解碼輸出信號雙向引腳(TR0)，而片內與報文信息編碼單元(7)連接；芯片有輸入工作電源引腳VCC和GND。
2.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于報文信息編碼單元(7)電路由一個A型移位寄存器(U1)、一個A型使能控制器(U2)、一個A型模2加法器(U3)和一個A型編碼整合器(U4)組成；連接方式A型使能控制器(U2)有復位端(RST)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U18)輸出端，在單元內從兩個輸出端(C0、C1)輸出連接A型移位寄存器(U1)的兩個工作狀態控制輸入端(EN0、EN1)和A型編碼整合器(U4)的兩個工作狀態控制輸入端(EN0、EN1)，從另兩個輸出端(C2、C3)輸出連接A型編碼整合器(U4)的另兩個工作狀態控制輸入端(EN2、EN3)，所述的A型使能控制器(U2)的四個輸出端(C0、C1、C2、C3)的不同狀態組合用于控制A型移位寄存器(U1)和A型編碼整合器(U4)的工作狀態；A型移位寄存器(U1)有報文信息輸入端(D)連接編碼輸入/解碼輸出信號雙向引腳(TR0)、復位端(RST)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U18)輸出端，在單元內從四個輸出端(Q0～Q3)輸出連接A型模2加法器(U3)的四個數據輸入端(D0～D3)，所述的A型移位寄存器(U1)用于串行裝載原始報文信息并存儲六位信息位，且輸出原始報文信息的第一、第二、第三和第六位；A型模2加法器(U3)在單元內從輸出端(SUM)輸出連接到A型編碼整合器(U4)的編碼監督位輸入端(MD)，所述的A型模2加法器(U3)用于每接收一位信息位就按照卷積編碼方式產生一位的監督位；A型編碼整合器(U4)有信息輸入端(D)連接編碼輸入/解碼輸出信號雙向引腳(TR0)、復位端(RST)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U18)輸出端，在單元外從輸出端(CD)輸出連接到報文信息旁路單元(8)，A型編碼整合器(U4)產生的碼流信息輸出作為報文信息旁路單元(8)的數據輸入。
3.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于報文信息旁路單元(8)電路由一個D觸發器(U5)和三個二輸入與非門(U6、U7、U8)組成；連接方式D觸發器(U5)有復位端(D)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CK)連接編碼/解碼控制單元(10)中二輸入與門(U18)輸出端，在單元內從一個輸出端(Q)輸出連接二輸入與非門(U6)的輸入端，從另一個輸出端(QN)輸出連接二輸入與非門(U7)的輸入端，D觸發器(U5)完成對選擇原始報文信息還是選擇編碼后信息的控制；第一個二輸入與非門(U6)的輸入端連接編碼輸入/解碼輸出信號雙向引腳(TR0)，在單元內從輸出端連接第三個二輸入與非門(U8)的一個輸入端，所述的第一個二輸入與非門(U6)用于控制將原始報文信息輸出；第二個二輸入與非門(U7)的輸入端連接報文信息編碼單元(7)中A型編碼整合器(U4)輸出端(CD)，在單元內從輸出端連接第三個二輸入與非門(U8)的另一個輸入端，所述的第二個二輸入與非門(U7)用于控制將編碼后的信息輸出；第三個二輸入與非門(U8)在單元外從輸出端連接到直通/編碼信息輸出控制單元(9)的數據輸入端，所述的第三個二輸入與非門(U8)用于對原始報文信息和編碼后的信息進行選擇輸出。
4.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于直通/編碼信息輸出控制單元(9)電路由一個三態門(U9)構成；三態門(U9)有控制輸入端連接編碼/解碼控制單元(10)輸出端(QN)和數據輸入端連接報文信息旁路單元(8)中二輸入與非門(U8)的輸出端，在單元外從輸出端連接解碼輸入/編碼輸出信號雙向引腳(TR1)。
5.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于編碼/解碼控制單元(10)電路由一個D觸發器(U19)和兩個與門(U17、U18)組成；連接方式D觸發器(U19)有輸入端(D)連接編/解碼控制輸入引腳(TRC)和時鐘端(CK)連接工作時鐘信號輸入引腳(CLK)，在單元內從一個輸出端(QN)連接一個二輸入與門(U17)的一個輸入端，從另一個輸出端(Q)連接另一個二輸入與門(U18)的一個輸入端；在單元外從輸出端(QN)連接直通/編碼信息輸出控制單元(9)的控制輸入端，從輸出端(Q)連接解碼信息輸出控制單元(12)的控制輸入端；所述的D觸發器(U19)主要提供編碼模式或解碼模式下的門控時鐘輸入信號及對編碼/解碼雙向輸入/輸出端口的控制；二輸入與門(U17)有另一個輸入端連接工作時鐘信號輸入引腳(CLK)，在單元外從輸出端連接報文信息解碼單元(11)中A型移位寄存器(U15)的時鐘輸入端(CLK)、A型使能控制器(U16)的時鐘輸入端(CLK)、B型移位寄存器(U11)的時鐘輸入端(CLK)和A型解碼整合器(U12)的時鐘輸入端(CLK)；所述的二輸入與門(U17)用以提供對編碼報文信息解碼操作時的時鐘控制信號；另一個二輸入與門(U18)有輸入端連接工作時鐘信號輸入引腳(CLK)，在單元外從輸出端連接報文信息編碼單元(7)中A型移位寄存器(U1)的時鐘輸入端(CLK)、A型使能控制器(U2)的時鐘輸入端(CLK)和報文信息旁路單元(8)中D觸發器(U5)的時鐘輸入端(CK)；所述的二輸入與非門(U18)用以提供對原始報文消息編碼操作時的時鐘控制信號。
6.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于報文信息解碼單元(11)電路由一個B型移位寄存器(U11)、一個A型解碼整合器(U12)、一個B型模2加法器(U13)、一個A型門限校正器(U14)、一個A型移位寄存器(U15)和一個A型使能控制器(U16)組成；連接方式A型使能控制器(U16)有復位端(RST)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U17)輸出端，在單元內從輸出端(C0)輸出連接A型移位寄存器(U15)的工作狀態控制輸入端(EN0)、A型門限校正器(U14)的工作狀態控制輸入端(EN0)、B型移位寄存器(U11)的輸入端(SE0)和A型解碼整合器(U12)的輸入端(EN0)，從輸出端(C1)輸出連接A型移位寄存器(U15)的工作狀態控制輸入端(EN1)、A型門限校正器(U14)的工作狀態控制輸入端(EN1)和A型解碼整合器(U12)的輸入端(EN1)，從輸出端(C2)輸出連接A型門限校正器(U14)的工作狀態控制輸入端(EN2)，從輸出端(C3)輸出連接B型移位寄存器(U11)的輸入端(SE1)，所述的A型使能控制器(U16)的四個輸出端的不同狀態組合用于控制A型移位寄存器(U15)、A型門限校正器(U14)、B型移位寄存器(U11)和A型解碼整合器(U12)的工作狀態；A型移位寄存器(U15)有報文信息輸入端(D)連接編碼輸入/解碼輸出信號雙向引腳(TR0)、復位端(RST)連接編/解碼同步信號輸入引腳(SYN)和時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U17)輸出端，在單元內從四個輸出端(Q0～Q3)輸出連接B型模2加法器(U13)的四個數據輸入端(D0、D1、D3、D4)，所述的A型移位寄存器(U15)用于串行裝載編碼報文信息并存儲六位信息位，且輸出編碼報文信息的第一、第二、第三和第六位；B型模2加法器(U13)有編碼報文監督位輸入端(D2)連接編碼輸入/解碼輸出信號雙向引腳(TR0)，在單元內從輸出端(SUM)輸出連接到B型移位寄存器(U11)的校正子輸入端(MD)，所述的B型模2加法器(U13)用于每接收一位監督位就按照卷積解碼方式產生一位的校正子；B型移位寄存器(U11)有復位端(RST)連接編/解碼同步信號輸入引腳(SYN)、時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U17)輸出端，輸入端(CE0、CE1)連接A型門限校正器(U14)的輸出端(LC0、LC1)，在單元內從四個輸出端(Q0～Q3)輸出連接A型門限校正器(U14)的四個校正子輸入端(CD0～CD3)，所述的B型移位寄存器(U11)用于串行傳輸六位的校正子并輸出第一位、第四位、第五位校正子和第二、第六位校正子的異或值；A型門限校正器(U14)有復位端(SYN)連接編/解碼同步信號輸入引腳(SYN)，在單元內從輸出端(LC0)輸出連接B型移位寄存器(U11)的輸入端(CE0)，從輸出端(LC1)輸出連接B型移位寄存器(U11)的輸入端(CE1)和A型解碼整合器(U12)的輸入端(CE0)，從輸出端(LC2)輸出連接A型解碼整合器(U12)的輸入端(CE1)，所述的A型門限校正器(U14)用于產生B型移位寄存器(U11)的工作控制信號和A型解碼整合器(U12)的工作控制信號；A型解碼整合器(U12)有復位端(RST)連接編/解碼同步信號輸入引腳(SYN)、時鐘輸入端(CLK)連接編碼/解碼控制單元(10)中二輸入與門(U17)輸出端，在單元外從輸出端(DCD)輸出連接解碼信息輸出控制單元(12)的數據輸入端，所述的A型解碼整合器(U12)用于將解碼糾錯后的報文信息傳輸出去。
7.根據權利要求1所述的無線傳感網絡節點報文信息糾錯編碼/解碼用芯片，其特征在于解碼信息輸出控制單元(12)電路由一個三態門(U10)構成；三態門(U10)有控制輸入端連接編碼/解碼控制單元(10)輸出端(Q)和數據輸入端連接報文信息解碼單元(11)中A型解碼整合器(U12)輸出端(DCD)，在單元外從輸出端連接編碼輸入/解碼輸出信號雙向引腳(TR0)。
全文摘要
本發明涉及一種無線傳感網絡節點報文信息糾錯編碼/解碼用芯片。它包含芯片底座、硅片、硅片封蓋以及通過鍵合線與硅片連接而處于芯片底座邊緣的引腳，其電路由報文信息編碼單元、報文信息旁路單元、直通/編碼信息輸出控制單元、編碼/解碼控制單元、報文信息解碼單元和解碼信息輸出控制單元組成。本發明主要用于無線傳感網絡節點，其集報文信息編碼與解碼功能于一體，既能對無線傳感網絡節點待發送報文信息進行編碼與加密，又能對無線傳感網絡節點所接收報文信息進行解碼與糾錯(差錯控制)。本發明體積小、功耗低，能直接安裝于無線傳感網絡節點，為極易受到攻擊和干擾的無線傳感網絡提供更好的服務質量保障機制與信息安全保障機制。
文檔編號H04L12/28GK101079682SQ20071004274
公開日2007年11月28日 申請日期2007年6月26日 優先權日2007年6月26日
發明者張金藝, 張雪凡, 李嬌, 左慶華, 章天保, 桂江華, 馮云, 張清鋒, 周俊, 熊艷爽, 韓彤輝 申請人:上海大學