專利名稱：疊加字符信息于視頻信號用芯片的制作方法
技術領域：
本實用新型涉及一種信息系統用芯片，特別是一種疊加字符信息于視頻信號用芯片。
目前，國內外要實現在模擬視頻信號中疊加入一定量字符信息的字符信息疊加設備有兩種。一種是將攝像機輸出的視頻信號先輸入圖像卡或圖形編輯器轉換成數字圖像，再在計算機中運用相應的操作軟件以實現字符信息的疊加；另一種是用一些標準的集成電路和分類元件組成專用的字符疊加設備。這二種字符信息疊加設備雖能滿足技術要求，但前者由于設備的價格較高(一般在數千元至幾十萬元)和操作上有一定的專業性，故通常只在一些專業單位使用(如電視臺等)，后者由于設備的造價相對較低(現市場最低價在陸佰多元)，但仍屬價格較高，體積較大。而且這兩種設備因體積過達，難以安裝在攝像機內。
為達上述目的，本實用新型采用下述技術方案一種疊加字符信息于視頻信號用芯片，包括面板、硅片、底板以及通過鍵合線與硅片連接而處于底板邊緣的引腳，其特征在于其電路結構是芯片電路由地址碼生成單元、內部時序控制單元、自激振蕩環路單元、視頻同步信號處理單元和疊加字符信息處理單元組成；自激振蕩環路單元有外接自激振蕩環路的輸入輸出引腳，而在片內與內部時序控制單元連接；視頻同步信號處理單元有視頻復合同步信號輸入引腳，而在片內輸出連接內部時序控制單元；地址碼生成單元有輸入內部邏輯控制信號的引腳、連接片外疊加字符儲存器的輸出引腳和輸出引腳，而片內與內部時序控制單元連接；內部時序控制單元有輸入內部邏輯控制信號、疊加字符水平位置調節信號和疊加字符垂直位置調節信號的引腳，在片內輸出連接疊加字符信息處理單元；疊加字符信息處理單元有輸入片外疊加字符儲存器輸出信號的輸入引腳、輸入內部邏輯控制信號引腳和輸出疊加字符信息引腳；芯片有輸入工作電源引腳。
上述的地址碼生成單元電路由一個非門和三個十六進制計算單元組成。
上述的三個計算單元相同，每個計算單元由七個非門、六個三輸入與門、一個二輸入與非門、一個三輸入與非門、一個四輸入與非門、一個二輸入與門、一個四輸入與門、二個五輸入與門、四個二輸入或門和四個D觸發器組成。
上述的內部時序控制單元電路由四個非門、一個五輸入與非門、一個D觸發器和兩個帶清零端的D觸發器組成。
上述的自激振蕩環路單元電路由二個非門和一個四輸入與非門組成。
上述的視頻同步信號處理單元電路由一個非門組成。
上述的疊加字符信息處理單元電路由二個非門、十七個二輸入與非門、一個D觸發器和八個帶清零與置位端D觸發器的組成。
本實用新型與現有技術相比較，具有如下顯而易見的優點本實用新型能對由標準視頻信號中提取的復合同步信號和場同步信號進行處理，結合芯片本身的一個自激振蕩信號，產生一組能訪問片外疊加字符信息存儲器件的地址碼信號、讀信號和控制內部電路協調工作的控制信號，并將由片外疊加字符信息存儲器件讀入得并行數據轉換成串行數據輸出，用于在視頻信號上疊加。本實用新型體積小，價格低廉，而且還能裝于攝像機內。本實用新型適用于各種攝像監控系統。
圖2是
圖1示例的未加芯片封蓋的引腳內部連線結構示意圖。
圖3是
圖1示例加了封蓋的俯視圖。
圖4是
圖1示例電路結構方框圖。
圖5是
圖1示例電路原理圖。
圖6是圖5中計算單元的電路原理圖。
圖7是圖5疊加字符信息處理單元的電路原理圖。
圖8是
圖1示例的典型應用電路圖。
圖8示出本芯片的典型應用電路圖。
電路中工作電源Vcc為+5V。IC2為SD01C01QI，即本實施例芯片的代碼。IC4(LM1881)等用于提取視頻信號中的場同步和復合同步信號。IC1A(74LS221)和W1(電位器)等用于調整疊加字符在監視器屏幕上水平顯示位置。IC1B(74LS221)和W2(電位器)等用于調整疊加字符在監視器屏幕上垂直顯示位置。IC5A、IC5B(74LS14，兩個非門)和W3(電位器)等用于與SD01C01QI內部的自激振蕩環路單元組成一個自激振蕩環路，調節W3可調整監視器屏幕上所顯示疊加字符的寬窄。Q1和W4(電位器)等用于將字符信息疊加到視頻信號上，調節W4可改變監視器屏幕上所顯示疊加字符的亮暗。IC3(AT28C16)用于存放疊加字符的點陣數據信息。視頻信號輸入與字符疊加信號輸出是在同一個端口VIDEO上。
其工作原理如下主要依據芯片電路方框圖(圖4)和電路原理圖(圖5)，并結合本芯片典型應用電路圖(圖8)進行說明。
從標準視頻信號中提取的復合同步信號由C-SYN(18)端輸入片內視頻同步信號處理單元10，進行取反處理后直接輸入片內內部時序控制單元8；從標準視頻信號中提取的場同步信號經片外單穩態電路的處理后，由221BQ(2)端輸入片內內部時序控制單元8。這兩個信號與片內自激振蕩環路單元9產生的自激振蕩信號一起，在片內內部時序控制單元8產生控制內部電路協調工作的控制信號和計數時鐘脈沖信號。這些控制信號與由Ch1(43)、Ch2(42)、C11(21)和C12(20)端輸入的片外內部邏輯控制信號一起協調片內各個功能單元的工作狀態和工作方式。計數時鐘脈沖信號輸入片內地址碼生成單元7產生九位能尋址片外疊加字符信息存儲器件的地址碼信號和一位讀片外疊加字符信息存儲器件中數據的讀信號，這些信號分別由A0(32)、A1(33)、A2(35)、A3(36)、A4(37)、A5(38)、A6(39)、A7(40)、A8(41)和RD(17)端輸出，在片外疊加字符信息存儲器件中尋址到所需的數據單元，然后讀取數據。這個數據為一個八位的并行數據，它由D0(24)～D7(31)八個數據輸入端并行輸入至片內疊加字符信息處理單元11，經處理后，產生八位串行數據由Dout(19)端輸出。
由于由Dout(19)端輸出的每一位數據是一個0或1的二進制碼，就可用它來控制片外的信號疊加電路。當數據為0時，在視頻信號上不疊加任何信號；當數據為1時，在視頻信號上疊加一個固定電平的信號，使監視器屏幕上顯示一個比原信號亮的亮點。所有由片外疊加字符信息存儲器件中讀入的數據，經處理后均按這個方式控制片外的信號疊加電路，則在監視器屏幕上將顯示疊加了字符的視頻圖象。
另外，由221BQ(2)端輸入的經片外單穩態電路處理后的場同步信號，其信號周期不變，但信號的高低電平脈寬是可由片外單穩態電路調節的。這個信號輸入片內內部時序控制單元，將產生一個控制信號，以控制整個電路在一個場同步周期中何時工作，進而起到調節疊加字符在屏幕上的垂直顯示位置。221AA(3)、221AB(4)、221AQ(5)和221AQ(6)端連接一個片外單穩態電路，用于調節復合同步信號的高低電平脈寬，這個信號在片內內部時序控制單元8中將產生一個控制信號，以控制整個電路在一個行同步周期中何時工作，進而起到調節疊加字符在屏幕上的水平顯示位置。
權利要求1.一種疊加字符信息于視頻信號用芯片，包括芯片底座(5)、硅片(4)、硅片封蓋(3)以及通過鍵合線(2)與硅片(4)連接而處于芯片底座(5)邊緣的引腳(1)，其特征在于硅片(4)的電路結構是芯片電路由地址碼生成單元(7)、內部時序控制單元(8)、自激振蕩環路單元(9)、視頻同步信號處理單元(10)和疊加字符信息處理單元(11)組成；自激振蕩環路單元(9)有外接自激振蕩環路的輸入輸出引腳(Fin、Fout)，而在片內與內部時序控制單元(8)連接；視頻同步信號處理單元(10)有視頻復合同步信號輸入引腳(C-SYN)，而在片內輸出連接內部時序控制單元(8)；地址碼生成單元(7)有輸入內部邏輯控制信號的引腳(Ch1、Ch2)、連接片外疊加字符儲存器的輸出引腳(A8-A0)和輸出引腳(RD)，而片內與內部時序控制單元(8)連接；內部時序控制單元(8)有輸入內部邏輯控制信號、疊加字符水平位置調節信號和疊加字符垂直位置調節信號的引腳(C11、221AA、221AB、221AQ、221AQ、221BQ)，在片內輸出連接疊加字符信息處理單元(11)；疊加字符信息處理單元(11)有輸入片外疊加字符儲存器輸出信號的輸入引腳(D7-D0)、輸入內部邏輯控制信號引腳(C12)和輸出疊加字符信息引腳(Dout)；芯片有輸入工作電源引腳(Vcc、GND)。
2.根據權利要求1所述的疊加字符信息于視頻信號用芯片，其特征在于地址碼生成單元(7)電路由一個非門(U1)和三個十六進制計算單元(U2、U3、U4)組成。
3.根據權利要求2所述的疊加字符信息于視頻信號用芯片，其特征在于三個計算單元(U2、U3、U4)相同，每個計算單元由七個非門(U46、U47、U49、U54、U60、U66、U72)、六個三輸入與門(U48、U50、U56、U59、U62、U68)、一個二輸入與非門(U55)、一個三輸入與非門(U61)、一個四輸入與非門(U67)、一個二輸入與門(U53)、一個四輸入與門(U65)、二個五輸入與門(U71、U73)、四個二輸入或門(U51、U57、U63、U69)和四個D觸發器(U52、U58、U64、U70)組成。
4.根據權利要求1所述的疊加字符信息于視頻信號用芯片，其特征在于內部時序控制單元(8)電路由四個非門(U5、U6、U10、U11)、一個五輸入與非門(U12)、一個D觸發器(U9)和兩個帶清零端的D觸發器(U7、U8)組成。
5.根據權利要求1所述的疊加字符信息于視頻信號用芯片，其特征在于自激振蕩環路單元(9)電路由二個非門(U15、U16)和一個四輸入與非門(U17)組成。
6.根據權利要求1所述的疊加字符信息于視頻信號用芯片，其特征在于視頻同步信號處理單元(10)電路由一個非門(U13)組成。根據權利要求1所述的疊加字符信息于視頻信號用芯片，其特征在于疊加字符信息處理單元(11)電路由二個非門(U18、U36)、十七個二輸入與非門(U19-U26、U37-U45)、一個D觸發器(U35)和八個帶清零與置位端D觸發器(U27-U34)的組成。
專利摘要本實用新型涉及一種疊加字符信號于視頻信號用芯片。它包含有芯片底座、硅片、硅片封蓋以及通過鍵合線與硅片連接而處于芯片底座邊緣的引腳，其電路由地址碼生成單元、內部時序控制單元、自激振蕩環路單元、視頻同步信號處理單元和疊加字符信息處理單元組成。本實用新型對由標準視頻信號中提取的復合同步信號和場同步信號進行處理，結合芯片本身的一個自激振蕩信號，產生一組能訪問芯片外疊加字符信息存儲器件的地址碼信號、讀信號和控制內部電路協調工作的控制信號，并將由片外疊加字符信息存儲器件讀入的并行數據轉換成串行數據輸出，用于在視頻信號上疊加。本實用新型體積小，價格低廉，而且還能裝于攝像機內，適用于各種攝像監控系統。
文檔編號H04N5/14GK2590306SQ0226148
公開日2003年12月3日 申請日期2002年11月12日 優先權日2002年11月12日
發明者張金藝, 姜玉稀 申請人:上海大學, 上海上大眾芯微電子有限公司