用于使用豎直互連的混合堆疊圖像傳感器的子列并行數字轉換器的系統和方法

用于使用豎直互連的混合堆疊圖像傳感器的子列并行數字轉換器的系統和方法
【專利摘要】從像素陣列內讀取用于像素子列的混合成像傳感器和方法的實施方式。混合成像傳感器和方法對像素陣列區域進行優化并且使用在基板之間具有最小豎直互連的混合圖形傳感器堆積方案。
【專利說明】用于使用豎直互連的混合堆疊圖像傳感器的子列并行數字轉換器的系統和方法
【技術領域】
[0001]本公開通常涉及電磁感測和傳感器，并且還涉及低能量電磁輸入的條件以及低能量電磁吞吐量的情況。本公開更具體地但非必要完全涉及優化像素陣列區域，以及對在基板之間具有最小豎直互連的混合圖像傳感器使用堆疊方案，以及也包括最小化像素陣列尺寸/裸片尺寸(區域最優化)的相關系統、方法和特征。
【背景技術】
[0002]大體上，利用和包括成像/攝像技術的使用的電子裝置的數量已經普及。例如，智能電話、平板電腦、或其他手持計算裝置都包括和利用成像/攝像技術。成像/攝像技術的使用不限于消費者電子產業。各種其他使用領域也利用成像/攝像技術，包括各種工業應用、醫學醫用、家庭和商業安全/監督應用以及更多。事實上，成像/攝像技術在鄰近的所有工業中均被利用。
[0003]由于成像傳感器非常普及，市場中對于越來越小的高清晰度的成像傳感器的需求顯著地增加。本公開的裝置、系統和方法可以用于考慮尺寸和形狀因素的任何成像應用中。本公開可以利用多種不同類型的成像傳感器，例如，電荷耦合裝置(CCD)或者互補金屬氧化物半導體(CMOS )、或者目前已知的或可以在將來變得已知的任何其它圖像傳感器。
[0004]CMOS圖像傳感器典型地將整個像素陣列和有關的電路(例如，模數轉換器和/或放大器)安裝在單個芯片上。因為芯片自身的尺寸的物理約束和常規CMOS圖像傳感器中涉及的相關電路所占用的物 理空間，所以像素陣列在芯片上可能占用的面積經常是有限的。因此，即使在還包括相關電路的基板上將像素陣列最大化，由于與用于信號處理和其他功能的有關電路的物理區域和空間的總量占用了芯片，那么像素陣列的面積在物理上是受到限制的。
[0005]進一步，CMOS圖像傳感器可用于的應用或使用領域經常要求CMOS圖像傳感器被限制為特定尺寸，該特定尺寸還限制在像素陣列可能占用的物理區域。由于CMOS圖像傳感器的設計和制造中必須解決的多個考慮，CMOS圖像傳感器的尺寸限制經常要求圖像質量和其它重要功能(例如信號處理)之間的折中。因此，例如，由于有關電路可能占據的區域被減少，所以增加像素陣列區域可能伴隨其他區域中的折中(例如，Α/D轉換或其他信號處理功能)。
[0006]本公開通過使在第一基板上的像素陣列以及后續基板上的堆疊的相的電路最優化及最大化，在沒有犧牲數據處理質量的情況下，使像素陣列最優化及最大化。本公開利用背面照明和其他領域中的進步來使基板上的像素陣列的區域最優化。堆疊方案和結構允許更高功能的、大型電路能夠被利用而同時保持小的芯片尺寸。
[0007]本公開的特征和優勢將在如下的描述中陳述，并且部分地從描述中變得顯而易見，或者可在無需過度的試驗的情況下通過本公開的實踐了解到。可以通過在所附權利要求中具體地指出的儀器和組合來實現并且獲得本公開的特征和優勢。【專利附圖】

【附圖說明】
[0008]通過考慮結合附圖給出的后續詳細描述，本公開的特征和優勢將變得顯而易見，其中:
[0009]圖1示出根據本公開的教導和原則的、在多個基板上建立的成像傳感器的實施方式，并且還示出支持電路的特定設置的實施方式；
[0010]圖2示出根據本公開的教導和原理的像素陣列的實施例，其中，在像素陣列內相對于像素隔開互連；
[0011]圖3示出根據本公開的教導和原理的像素陣列的實施例，其中，在像素陣列內相對于列隔開互連；
[0012]圖4示出根據本公開的教導和原理的像素陣列的實施例，其中，在像素陣列內相對于區域隔開互連；
[0013]圖5示出根據本公開的教導和原則在多個基板上建立的成像傳感器的實施方式的透視圖，其中形成像素陣列的多個像素列位于第一基板上并且多個電路列位于第二基板上，并且顯示一個像素列與它的相關的或對應的電路列之間經由互連的電連接和通信，其中，互連可以與像素陣列內的所限定的像素區域間隔開；
[0014]圖6-10示出根據本公開的教導和原則在多個基板上建立的成像傳感器的不同實施方式的俯視圖，其中形成像素陣列的多個像素列位于第一基板上并且多個電路列位于第二基板上，并且顯示一個像素列與它的相關的或對應的電路列之間經由互連的電連接和通信，其中，互連可以與像素陣列內的所限定的像素區域間隔開；
[0015]圖11示出在多個基板上建立的成像傳感器的實施例的俯視圖，其中，形成像素陣列的多個像素列和子列位于第一基板上并且多個電路列位于第二基板上，并且顯示一個像素列和與該像素列相關的或對應的電路列之間的電連接和通信；
[0016]圖12示出根據本公開的教導和原理的用于一起形成位于第一基板上的像素陣列和位于第二基板上的多個電路列的多個列和子列的實施例的透視圖，并且顯示一個像素子列和與該像素子列相關的或對應的電路列之間的電連接和通信。
[0017]圖12a-圖12c分別示出已經分成兩個單獨的像素子列的單個像素列的透視圖、正視圖和側視圖，其中，每個像素子列附接到不同的像素列讀取總線，并且示出從圖12中取出的兩個電路列，示出兩個像素子列和兩個電路列之間的電連接；
[0018]圖13示出根據本公開的教導和原理的用于一起形成位于第一基板上的像素陣的和專用于位于第二基板上的一個或多個像素子列的多個電路列的多個列和子列的實施例的透視圖，并且顯示一個像素子列和與該像素子列相關的或對應的電路列之間的電連接和通信；
[0019]圖13a示出已經分成兩個單獨的像素子列的單個像素列的透視圖，其中，兩個像素子列都附接到不同的像素列讀取總線，并且示出讀取總線到從圖13中取出的電路列之間的電連接；
[0020]圖14示出根據本公開的教導和原理的用于一起形成位于第一基板上的像素陣列和位于第二基板上的多個電路列的多個列和子列的實施例的透視圖，并且示出每個像素子列和與該像素子列相關的或對應的電路列之間的電連接和通信；[0021]圖14a-圖14c分別示出已經分成兩個單獨的像素子列的單個像素列的透視圖、正視圖和側視圖，其中，每個像素子列附加到不同的像素列讀取總線，并且示出從圖14中取出的兩個電路列，示出兩個像素子列和兩個電路列之間的電連接；并且
[0022]圖15-圖18示出根據本公開的教導和原理的用于一起形成位于第一基板上的像素陣列和位于第二基板上的多個電路列的多個列和子列的多個實施例的透視圖，并且示出每個像素子列和與該像素子列相關的或對應的電路列之間的電連接和通信。
【具體實施方式】
[0023]出于促進理解根據本公開的原理的目的，現在參考附圖中所示出的實施例，并且使用特定語言來描述所述實施例。然而，應當理解的是，這并不用于由此限制本公開的范圍。對如本文中所描述的發明特征的任何變換和進一步修改，以及對本文所示出的本公開的原理的任何額外應用(通常被相關領域的并且擁有本公開的技術人員想到)都將被認為是在所要求的本公開的范圍之內。
[0024]在公開并且描述通過使用縱向互連來在列或子列混合圖像傳感器中錯開ADC或列電路凸塊的裝置、系統、方法和過程之前，應當理解的是，本公開不限于本文所公開的特定結構、構造、處理步驟和材料，因為這些結構、構造、處理步驟和材料可以稍有變化。還應當理解的是，本文中采用的術語僅被用來描述特定的實施例而不旨在限制，這是因為本公開的范圍將僅由所附權利要求及其等同體來限制。
[0025]必須注意的是，如在該說明書和所附權利要求中所使用的那樣，除非上下文中清楚地做出相反指示之外，單數形式的〃 一"、〃 一個"、和〃該〃也包括復數指示物。
[0026]當描述和要求本公開的主題時，將根據下面所作的限定使用以下術語。
[0027]如在本文中所使用的那樣，術語〃包括〃、〃包含〃、〃含有〃、〃具有……的特征〃以及其語法等同體是不排除額外的、未敘述的元件或方法步驟的包含型的或開放型的術語。
[0028]如在本文中所使用的那樣，短語〃由……組成〃以及其語法等同體排除在權利要求書中沒有指定的任何元件或步驟。
[0029]如在本文中所使用的那樣，短語〃主要由……組成〃以及其語法等同體將權利要求書的范圍限制為指定的物質或步驟以及那些不會實質上影響所要求的公開的基礎和新穎性特點的物質或步驟。
[0030]本文中所使用的術語〃近側的〃應當廣泛地指代最接近原點的部分的概念。
[0031]本文中所使用的術語〃遠側的〃應當通常指代近側的相反，并且因此取決于上下文而指代離原點更遠的部分或者最遠的部分的概念。
[0032]數字成像，無論是靜止的還是電影的，對于用于記錄圖像數據的裝置來說都受到許多約束。如本文所討論的，成像傳感器可以包括設置在至少一個基板上的像素陣列和支持電路。裝置通常取決于應用而具有在成像傳感器的形狀因素上的實用的和最佳的約束。通常，對于設備來說，像素陣列不是唯一的考慮因素，而且也需要容納支持電路。支持電路可以是但不必限于模數轉換器、電力電路、電力采集器、放大器電路、專用信號處理器和濾波器、用于數據傳輸的串行器等。除了這些電路之外，還可以需要物理性能元件，例如濾光器和鏡頭。每個像素必須從像素陣列讀取并且具有由支持電路處理的數據。隨著陣列中的像素的數量的增加，必須處理更多的數據。關于電影數據，傳感器必須轉出它的數據并且隨時準備在短期內再次操作。
[0033] 如上所述，雖然尺寸是一個問題，但是，在整個行業中不管對于什么具體應用，像素計數數量都持續上升，且通常遮蔽了用于在已經記錄圖像之后實際觀看圖像的媒體(例如計算機顯示器或電視機)。然而，應當理解的是，所有的像素被創建得一模一樣。在上述的實例中，觀察儀器配置可以用于有限的光應用中。
[0034]隨著在給定的空間中像素計數持續上升，像素間距下降，由此對于互連電接觸需要更大精度。因此，因為針對增加的像素間距對數據處理要求更大精度的需要，所以圖像傳感器生產的成本可能增加。現有技術可以用于實現具有增加的能力的圖像傳感器，但是由于在制造期間產量下降而增加成本。
[0035]上述問題描述了關于行業內幾個需求的現有技術。需要這樣一種圖像傳感器，其中，該圖像傳感器具有通過像素計數的足夠分辨率、縱向架構和形狀因素、以及盡可能大的像素尺寸，所有的這些同時約束在有限的空間中。本公開考慮并且將討論這樣一種實施例和設計方法，其中，該實施例和設計方法通過優化基板/芯片上的像素陣列的尺寸、并且以大體縱向配置方式將支持電路遠距離地放置在一個或多個支持基板/芯片上，來解決這些問題以及潛在的其他問題。
[0036]使用片上模數轉換器(ADC)、片上模數算法、片上復雜時序和片上復雜模擬功能的高性能圖像傳感器提供了高質量圖像是由于下面理由(下面的列表不是完整的列表，而是僅僅為了示例性目的給出):
[0037]由于長的片外模擬數據線而沒有拾音器噪音(如果沒有片上ADC，則模擬信號需要能夠被片外發送);
[0038]因為在數據路徑中早期實施數字轉換而時間噪音較低(沒有額外放大器、緩沖器增加額外噪音);
[0039]使用復雜的片上時序發生器的局部時序最優化。由于墊片計數限制，可以使用外部系統來僅執行簡單的時序；
[0040]由IO生成的較低噪音。片上系統允許減少的墊片計數；并且
[0041]可以實現較快的操作(更多的串行片上操作，減少的寄生電容和電阻)。隨著越來越大的陣列，讀取和處理其中創建的數據的需要是非常重要的。
[0042]本公開還設想一種圖像傳感器，該圖像傳感器可以另外地與其像素陣列和支持電路一起被制造在單獨的、單片基板/芯片上并且將像素陣列與所有或大部分支持電路分離。本公開可以使用至少兩個基板/芯片，將使用三維堆疊技術來將該至少兩個基板/芯片堆疊在一起。可以使用圖像CMOS工藝來處理兩個基板/芯片中的第一基板/芯片。第一基板/芯片可以唯一地包括像素陣列或者包括由限制電路包圍的像素陣列。可以使用任何工藝進行處理第二或后續基板/芯片，并且不必是來自圖像CMOS工藝。第二基板/芯片可以是但不限于高密度數字處理以在基板/芯片上的很有限的空間或區域中集成各種及許多功能，或者可以是但不限于混合模式或模擬處理以集成例如精確的模擬功能，或者可以是但不限于RF處理以實現無線能力，或者可以是但不限于MEMS (微型機電系統)以集成MEMS裝置。圖像CMOS基板/芯片可以使用任何三維技術來與第二或后續基板/芯片進行堆疊。第二基板/芯片可以支持大多數或大部分電路，否則該電路將作為外圍電路經被實現在第一圖像CMOS芯片中(假設被實現在單片基板/芯片上)并且因此增加了整個系統區域，同時保持像素陣列尺寸恒定并盡可能最大限度地被優化。可以通過互連(該互連可以為焊線、凸塊和/或TSV (硅通孔))來實行兩個基板/芯片之間的電連接。
[0043]現在參照圖1，示出使用背面照明在多個基板上建立的具有圖像傳感器像素陣列和支持電路的圖像傳感器實施例。如圖所示，像素陣列450可以設置在第一基板452上。該第一基板452可以由硅樹脂或者另一種材料制成以控制光傳輸特性。焊錫球、凸塊或過孔421可以用于將一個基板電連接到另一個基板。堆疊的圖像傳感器的實施例可以包括第一基板452上的像素陣列450。像素陣列450可以覆蓋第一基板452的第一表面451的至少40%。在背面照明的配置中，像素陣列可以被設置在所述第一基板的背面上。此外，在背面照明結構中，基板452可以是薄的以用于控制光傳輸通過該基板。在利用背面照明的實施例中，第一基板可以主要由硅材料制成，或者第一基板可以主要由“高阻抗”半導體材料(例如，碲化鎘)制成，或者第一基板可以主要由II1-V半導體材料(例如，砷化鎵)制成。
[0044]在一個實施例中，像素陣列450可以覆蓋第一基板452的第一表面451的大部分。在該實施例中，像素陣列450可以處于或者位于所述第一表面451的任何部分上。第一表面451上的剩余空間可以用于如果需要的次級電路的放置。可能出現次級電路的大小可能被設置為 使得像素陣列的中心放置不可行的情況。
[0045]在使用期間，由像素陣列上的個體像素創建的數據必須由支持電路來處理，因而每個像素必須電連接至支持電路。能夠同時理想地讀取每個像素，從而創建全局快門。現參考圖2，應當理解的是，從作為全局快門的成像裝置讀取數據的能力要求每個像素1726 —個互連1724，這由于制作公差期間的凸塊間距而難以在實踐中實現。圖3示出在多個列如1728中形成像素1726的情況。使用像素陣列形式的像素列(1728)格式，通過使用卷簾式快門能夠實現非常高的幀速率。應當理解的是，卷簾快門基本上同時在同一時間讀取整行像素，并且之后從像素列的頂部至像素列的底部來讀取或移動。換句話說，隨著從多個像素列讀取數據，可以讀取第一行像素，后續跟著下一鄰近行的像素，并且在像素列的頂部開始讀取，然后每次逐個像素的向下滾動，并且以預定的和計算的模式在整個像素陣列上移動。在卷簾快門的情況中，每個像素列1728只需要存在一條讀取總線1730，而每個電路列一條讀取總線1740。由于分別在第一基板1752和第二基板1754上的讀取總線1730和讀取總線1740的重疊，每條像素列總線1730僅要求一個互連/塊1724來將像素讀取總線1730連接至電路讀取總線1740，而不是如全局快門所要求的每個像素1726 —個互連/塊1724。
[0046]圖2示出使用每個像素1726 —個塊1724的塊配置或方案，近似于全局快門操作。在這個配置中，塊間距等于或基本上等于在X和Y兩軸線或方向中的像素間距。圖3示出使用每像素列1728 —個互連塊的塊1724的配置和方案。這個配置可以用在卷簾快門操作中。這個塊間距配置或方案和僅僅豎直方向中的圖2的塊間距相比更寬松。然而，應當注意在這種配置中，塊間距仍然要求為至少在一個方向或一個維度上和像素間距相同。圖3示出多個列1728，其中每列由多個像素1726組成。每個像素列在Y方向(y軸)上延伸一段距離并且如所示的那樣，可以在寬度上為一個像素。通過在每個列1728的一端的單個連接點可以讀取每個像素列。盡管這種配置簡化了芯片結構，但是必須仍然維持嚴格的公差，這是因為像素間的距離橫向地(水平地)繼續限制塊(互連)間距，由于互連必須不能與鄰居互連接觸并且被相應地設置尺寸。
[0047]圖4示出比圖2或圖3中所示的塊配置甚至更寬松的塊配置。在這個圖中，塊間距是寬松的(例如與圖2和圖3相比，塊之間的距離增加)并且一半互連/塊1724能夠用于在像素陣列1710的每一側處理數據。通過增加或引入關于列讀取總線而交替并且在列讀取總線的相反端處的第二互連集合1724的來實現(例如互連1724用于連接讀取總線1730、1740并且可以位于像素陣列710的一側上的每隔一條列讀取總線處，并且可以在像素陣列710的另一側上做出相反的配置)。如圖4中能夠看出的，第二互連集合1724b可以與第一互連集合1724a的結合使用，并且可以用于允許在像素陣列的每一側處理或讀取一半的數據。與在至少一個維度中的像素間距相比，這種配置可以允許將近兩倍的塊間距尺寸(互連間距)，這會極大的減少生產圖像傳感器1700的成本。在一個實施方式中，每條讀取總線可以采用每個像素列1728多于一個的互連或塊1724，使得可以從像素列1728的兩端中的一端讀取數據。
[0048]圖5-圖10示出具有位于基板/芯片上的錯開的互連或凸塊1824的像素陣列1810的實施例和配置。如上所示的，因為每個像素列1828有一個讀取總線并且每個電路列有一個讀取總線，并且因為讀取總線1830和1840從列的頂部延伸到列的底部，互連/凸塊1824可以位于在列之內沿著總線的疊加路徑的任何地方。為了放寬凸塊間距，可以從列到列通過在下一列中(在Y方向)或向上地或向下地移動下一列凸塊1824來增加凸塊距離。
[0049]例如，應當明白的是，像素間距可以為大約5μπι并且像素列可以為任意長度，例如在大約2μπι到大約15μπι之間的長度。應當注意的是，凸塊間距取決于像素間距，從而像素間距將決定理想的凸塊間距。例如，假設期望的凸塊間距大約ΙΟΟμπι，然后可以通過在第一列的頂部開始并且將下一列互連或凸塊向下移動100 μ m，完成放置第一互連或凸塊1824。類似地放置所有其他凸塊直到線路的第20列中的互連或凸塊將位于像素列的底部為止。在此時，第21列中的互連或凸塊1824可以再次位于像素列1828的頂部。然后可以重復該相同模式直到像素陣列1810的末端為止。可以由20列X5 μ m=100 μ m水平地分離互連或凸塊1824。在該實例中，雖然像素間距為大約5 μ m,但是隨后將由超過100 μ m分離所有的凸塊。隨后可以為了生產量的目的在像素列中引入冗余度。例如，可以將所有列中的凸塊翻倍(即，兩個讀取總線由2個互連或凸塊附接)。該技術將極大地增加堆疊的生產量并且降低整個工藝的成本。
[0050]如圖5所示，可以經由第一互連1824a電氣地接入像素1826的第一列1828。在一個實施例中，可以通過第二互連1824b電氣地接入第二像素列1830，其中，該第二互連1824b在制造期間被放置成相對于所述第一互連1824a的錯開的配置。如圖所示，第二互連1824b的位置和定位可以在X和Y維度或方向都遠離第一互連1824b (并且遠離任何其他互連1824)的位置至少兩個像素寬度。可以隨后將第三互連1824c以類似的方式放置在第三像素列中，針對像素陣列1810上的N個數量的互連1824以此類推。該配置提供是像素間距的至少三倍的互連間距。應當明白的是，在標準條件下，互連間距中的增加可以大于像素間距的三倍。然而，應當明白的是，互連間距中的增加可以是上文所示的像素間距的至少三倍。
[0051]同樣地，可以用基于區域的間隔而不是基于逐列的連接來實現較大的互連增加(見圖，該圖示出像素列長寬比6/1和電路列長寬比6/1和3/2,和像素列長寬比8/1和電路列長寬比2/4)。這可以用附加更多總線結構或直接讀取到后續基板的使用來實現。在任何一個配置中，互連間距可以因此被描述為如下:
【權利要求】
1.一種成像傳感器,包括: 多個基板； 像素陣列，所述像素陣列包括被形成為像素列的像素； 其中，所述像素列劃分為像素子列，所述像素子列被配置為通過像素子列總線從一個子列到另一個子列而被獨立讀取； 多個支持電路，所述多個支持電路中的每個支持電路具有電路總線； 其中，所述多個基板中的第一基板包括像素陣列； 其中，所述多個支持電路設置在相對于所述第一基板遠程地設置的支持基板上； 其中，所述多個支持電路中的一個支持電路與所述像素陣列的對應子列電連接并且電通信；以及 其中，由設置在所述第一基板和所述支持基板之間的互連提供所述電通信。
2.根據權利要求1所述的成像傳感器，其中，每個像素子列總線和每個電路總線重疊，使得每個像素子列總線和所述每個電路總線在所述子列的一部分內基本上對齊；并且 其中，至少一個互連提供在所述子列的對齊部分內的所述每個像素子列總線和所述每個電路總線之間的電連接。
3.根據權利要求2所述的成像傳感器，其中，一個像素子列和一個電路總線之間的電連接由單個互連來實現。
4.根據權利要求2所述的成像傳感器，其中，一個像素子列和一個電路總線之間的電連接由多個互連來實現，其中，所述多個互連中的每個互連設置在像素子列中。
5.根據權利要求1所述的成像傳感器，其中，所述成像傳感器是背面照明的。
6.根據權利要求1所述的成像傳感器，其中，所述多個基板進一步包括多個后續支持基板。
7.根據權利要求1所述的成像傳感器，其中，每個像素子列與其他像素子列電隔離。
8.根據權利要求1所述的成像傳感器，其中，所述像素子列電連接至與用于支持所述像素子列所位于的像素列的支持電路相同的支持電路。
9.根據權利要求1所述的成像傳感器，其中，所述支持基板包括專用于且對應于像素陣列中的每個像素子列的支持電路。
10.根據權利要求1所述的成像傳感器，其中，所述像素子列被電氣地配置為在基本上相同的時刻被讀取。
11.一種用于訪問成像傳感器上的數據的方法，包括: 將位于第一基板上的像素陣列中的像素電連接至第二基板上的支持電路； 其中，所述像素陣列被組織為像素列； 其中，所述像素列被劃分為像素子列； 從每個像素子列中的第一像素開始讀取多個像素子列，并且按順序讀取來自每個像素的像素數據直到讀取了所述子列中的最后一個像素為止； 通過互連將所述像素數據傳輸至位于所述第二基板上并且包括多個電路列的多個對應的支持電路， 其中，來自一個像素子列的數據由對應于所述一個像素子列的一個電路列來處理， 將所述像素數據處理為圖像。
12.根據權利要求11所述的用于訪問成像傳感器上的數據的方法，進一步包括從每個像素子列同時讀取像素數據。
13.根據權利要求11所述的用于訪問成像傳感器上的數據的方法，進一步包括將所述像素數據傳輸至與來自相同像素列內的多個像素子列相對應的支持電路。
14.一種成像傳感器,包括: 多個基板，所述多個基板至少包括第一基板和第二基板； 像素陣列，所述像素陣列位于所述第一基板上并且包括多個像素列，其中，所述多個像素列中的每個像素列的寬度被限定為一個像素并且長度被限定為多個像素，以足以覆蓋所述陣列的尺寸； 其中，所述像素列劃分為像素子列，使得每個像素子列與其他像素子列電隔離； 多個支持電路，所述多個支持電路位于所述第二基板上并且包括多個電路列，其中，一個電路列與一個像素子列對應，其中，所述多個電路列中的每個電路列被限定為具有與對應像素子列的面積對應的面積； 多個總線，其中，位于第一基板上的每至少一個像素子列有一個像素子列總線并且位于所述第二基板上的每個電路列有一個電路列總線； 其中，每個所述像素子列總線中的至少一部分與每個所述對應電路列總線中的至少一個部分重疊，并且至少一個互連提供一個像素子列總線和一個對應電路列總線之間的電通信；以及 其中，所述至少一個互連位于在一個像素子列總線和一個對應電路列總線之間的任何地方并且關于彼此重疊。
15.根據權利要求14所述的成像傳感器，進一步包括設置在所述基板之間的多個互連，并且其中，所述多個互連相對彼此間隔比所述像素陣列的像素間距更大的距離。
16.根據權利要求14所述的成像傳感器，其中，所述第一基板和所述第二基板對齊。
17.根據權利要求14所述的成像傳感器，其中，所述第一基板上的一個所述像素子列的面積基本上等于所述第二基板上的一個所述對應電路列的面積。
18.根據權利要求14所述的成像傳感器，其中，所述第二基板和所述第一基板的尺寸基本上相同。
19.根據權利要求14所述的成像傳感器，其中，所述第一基板上的一個所述像素子列的面積大于所述第二基板上的一個所述對應電路列的面積。
20.根據權利要求14所述的成像傳感器，其中，所述第一基板上的一個所述像素子列的面積小于所述第二基板上的一個所述對應電路列的面積。
21.根據權利要求14所述的成像傳感器，其中，一個所述像素子列的長寬比與一個所述電路列的長寬比基本上相似。
22.根據權利要求14所述的成像傳感器，其中，多個互連將像素子列總線連接至對應電路列總線。
23.根據權利要求14所述的成像傳感器，其中，一個所述像素子列的長寬比與一個所述電路列的長寬比不同。
24.根據權利要求14所述的成像傳感器，其中，至少一個所述電路列的長寬比與一個所述像素子列的長寬比相比，寬度為“N”倍個像并且長度為I/ “M”倍個像素。
25.根據權利要求14所述的成像傳感器，其中，至少一個所述電路列的長寬比與一個所述像素子列的長寬比相比，寬度為兩倍并且長度為一半。
26.根據權利要求14所述的成像傳感器，其中，至少一個所述電路列的長寬比與一個所述像素子列的長寬比相比，寬度為四倍并且長度為四分之一。
27.根據權利要求14所述的成像傳感器，至少一個所述電路列的長寬比與一個所述像素子列的長寬比 相比，寬度為八倍并且長度為八分之一。
【文檔編號】A61B5/05GK103648378SQ201280033746
【公開日】2014年3月19日 申請日期:2012年5月14日 優先權日:2011年5月12日
【發明者】洛朗·布朗卡爾 申請人:橄欖醫療公司