專利名稱：心電記錄儀用加密數(shù)據(jù)存儲芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片，尤其涉及一種心電記錄儀用加密數(shù)據(jù)存儲芯片。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，出現(xiàn)了越來越多的電子產(chǎn)品，如數(shù)碼相機(jī)、MP3、移動U盤， 其中一個最為主要的技術(shù)是應(yīng)用FLASH技術(shù)，即閃存技術(shù)。閃存是一種非揮發(fā)性的半導(dǎo)體產(chǎn)品，即使電源中斷也能儲存數(shù)據(jù)。NOR FLASH和NAND FLASH是現(xiàn)有市場上兩種主要的非易失閃存技術(shù)。NOR的特點是芯片內(nèi)執(zhí)行，這樣應(yīng)用程序可以直接在FLASH閃存內(nèi)運行，不必把代碼讀到系統(tǒng)RAM中。 NOR的傳輸效率很高，在1-4MB的小容量時具有很高的成本效益，但是寫入和擦除的速度大大影響了它的性能。NAND結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲密度，并且寫入和擦除的速度也很快?，F(xiàn)有NAND FLASH是利用除了片選信號的其他控制引腳作為控制信號，這樣就會使得外圍設(shè)備的擴(kuò)展受到很大的限制，甚至無法增加擴(kuò)展設(shè)備。
發(fā)明內(nèi)容
為了克服以上缺陷，本發(fā)明要解決的技術(shù)問題是提出一種讀寫速度快、存儲容量大的心電記錄儀用加密數(shù)據(jù)存儲芯片。本發(fā)明所采用的技術(shù)方案為一種心電記錄儀用加密數(shù)據(jù)存儲芯片，管腳麗、&、_、CLE、ALE為控制信號總線；管腳00、01、02、03、04、05、06、07為數(shù)據(jù)總線；
管腳Κ/Β、 ΙΨ為狀態(tài)信號線；管腳12與管腳37接VCC，管腳13與管腳36接地；該存儲
芯片還與一終端機(jī)配合使用，所述存儲芯片與終端機(jī)之間通過若干協(xié)議互相驗證，其結(jié)構(gòu)包括輸入輸出接口電路、認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路、隨機(jī)數(shù)產(chǎn)生器和數(shù)據(jù)存儲器，輸入輸出接口電路分別與認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路連接，認(rèn)證電路分別與隨機(jī)數(shù)產(chǎn)生器、數(shù)據(jù)傳輸電路連接。根據(jù)本發(fā)明的另外一個實施例，心電記錄儀用加密數(shù)據(jù)存儲芯片進(jìn)一步包括一上拉電阻，管腳7接一上拉電阻，所述上拉電阻的另一端接VCC。根據(jù)本發(fā)明的另外一個實施例，心電記錄儀用加密數(shù)據(jù)存儲芯片進(jìn)一步包括所述數(shù)據(jù)存儲器為二線串行EEPR0M，按字節(jié)尋址；EEPROM可分為一個系統(tǒng)設(shè)置區(qū)和8個應(yīng)用區(qū)；有八套密碼用于各個應(yīng)用區(qū)，每套兩組，分別保護(hù)讀、寫操作；每套密碼有錯誤次數(shù)限制；系統(tǒng)設(shè)置區(qū)中針對每一應(yīng)用區(qū)均分配有一個字節(jié)作為權(quán)限存儲器，各個應(yīng)用區(qū)的存取特性由權(quán)限存儲器設(shè)置。根據(jù)本發(fā)明的另外一個實施例，心電記錄儀用加密數(shù)據(jù)存儲芯片進(jìn)一步包括所述存儲芯片為NAND型的FLASH芯片。根據(jù)本發(fā)明的另外一個實施例，心電記錄儀用加密數(shù)據(jù)存儲芯片進(jìn)一步包括4096 個塊，所述存儲芯片的整體容量為5^Mbits。
根據(jù)本發(fā)明的另外一個實施例，心電記錄儀用加密數(shù)據(jù)存儲芯片進(jìn)一步包括所述 VCC 為 3. 3V。本發(fā)明的有益效果是通過硬件電路實現(xiàn)對FLASH的數(shù)據(jù)保護(hù)，即使軟件發(fā)生故障，也不會影響FLASH內(nèi)部數(shù)據(jù)的安全，并且能靈活控制，適用范圍廣；采用認(rèn)證協(xié)議，在數(shù)據(jù)線上采用密文傳送，而且每次認(rèn)證數(shù)據(jù)均不同，其安全性，在結(jié)構(gòu)上沒有采用中央處理器，認(rèn)證和密碼校驗均通過硬件邏輯進(jìn)行，成本低。
下面結(jié)合附圖和實施例對本發(fā)明進(jìn)一步說明。圖1是本發(fā)明的優(yōu)選實施例的結(jié)構(gòu)示意圖； 圖2是芯片與終端之間協(xié)議的結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)在結(jié)合附圖和優(yōu)選實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。如圖1所示，一種心電記錄儀用加密數(shù)據(jù)存儲芯片，管腳H、西、麗、CLE、ALE
為控制信號總線；管腳00、01、02、03、04、05、06、07為數(shù)據(jù)總線；管腳R/ 5、_為狀態(tài)信
號線；管腳12與管腳37接VCC，管腳13與管腳36接地，還包括一上拉電阻，管腳7接一上拉電阻，所述上拉電阻的另一端接VCC，所述存儲芯片為NAND型的FLASH芯片，包含4096個塊，所述存儲芯片的整體容量為5^Mbits，VCC為3. 3V。存儲芯片的工作原理如下由于是NAND形式的FLASH芯片，所以只能將1置為0， 不能將0置為1?？呻S機(jī)讀，但無法隨機(jī)寫。擦除操作能將0置為1，所以每次寫操作之前必須擦除。每次擦除必須擦除一個塊。最好的方式是平時不操作時，存儲芯片處于休眠狀態(tài)時，開辟緩沖區(qū)16K或者32K以上，每次寫操作之前，喚醒存儲芯片，再把該扇區(qū)所在塊讀出至緩沖區(qū)，改寫完該緩沖區(qū)之后，擦除該塊再整塊寫入，且存儲芯片的休眠在操作完1塊之后進(jìn)行。每次掛起之后前次擦除就變的無效，要寫的話需重新擦除。如圖2所示，該存儲芯片還與一終端機(jī)配合使用，所述存儲芯片與終端機(jī)之間通過若干協(xié)議互相驗證，其結(jié)構(gòu)包括輸入輸出接口電路、認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路、隨機(jī)數(shù)產(chǎn)生器和數(shù)據(jù)存儲器，輸入輸出接口電路分別與認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路連接，認(rèn)證電路分別與隨機(jī)數(shù)產(chǎn)生器、數(shù)據(jù)傳輸電路連接。數(shù)據(jù)存儲器為二線串行EEPR0M，按字節(jié)尋址；EEPROM可分為一個系統(tǒng)設(shè)置區(qū)和8 個應(yīng)用區(qū)；有八套密碼用于各個應(yīng)用區(qū)，每套兩組，分別保護(hù)讀、寫操作；每套密碼有錯誤次數(shù)限制；系統(tǒng)設(shè)置區(qū)中針對每一應(yīng)用區(qū)均分配有一個字節(jié)作為權(quán)限存儲器，各個應(yīng)用區(qū)的存取特性由權(quán)限存儲器設(shè)置。芯片與終端機(jī)之間的協(xié)議認(rèn)證，為雙向認(rèn)證，只有當(dāng)芯片與終端機(jī)互相認(rèn)證正確之后才可以執(zhí)行讀、寫操作，認(rèn)證過程中數(shù)據(jù)線上數(shù)據(jù)以密文形式傳輸，并且每次認(rèn)證的數(shù)據(jù)均不同，這大大提高了系統(tǒng)的保密性。
以上述依據(jù)本發(fā)明的理想實施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項發(fā)明技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項發(fā)明的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性范圍。
權(quán)利要求
1.一種心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于管腳冠、&、i運、CLE、ALE為控制信號總線；管腳00、01、02、03、04、05、06、07為數(shù)據(jù)總線；管腳R/ 5、際為狀態(tài)信號線；管腳12與管腳37接VCC，管腳13與管腳36接地；該存儲芯片還與一終端機(jī)配合使用，所述存儲芯片與終端機(jī)之間通過若干協(xié)議互相驗證，其結(jié)構(gòu)包括輸入輸出接口電路、認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路、隨機(jī)數(shù)產(chǎn)生器和數(shù)據(jù)存儲器，輸入輸出接口電路分別與認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路連接，認(rèn)證電路分別與隨機(jī)數(shù)產(chǎn)生器、數(shù)據(jù)傳輸電路連接。
2.根據(jù)權(quán)利要求1所述的心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于存儲芯片還包括一上拉電阻，管腳7接一上拉電阻，所述上拉電阻的另一端接VCC。
3.根據(jù)權(quán)利要求1所述的心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于所述數(shù)據(jù)存儲器為二線串行EEPR0M，按字節(jié)尋址；EEPROM可分為一個系統(tǒng)設(shè)置區(qū)和8個應(yīng)用區(qū)；有八套密碼用于各個應(yīng)用區(qū)，每套兩組，分別保護(hù)讀、寫操作；每套密碼有錯誤次數(shù)限制；系統(tǒng)設(shè)置區(qū)中針對每一應(yīng)用區(qū)均分配有一個字節(jié)作為權(quán)限存儲器，各個應(yīng)用區(qū)的存取特性由權(quán)限存儲器設(shè)置。
4.根據(jù)權(quán)利要求1所述的心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于所述存儲芯片為NAND型的FLASH芯片。
5.根據(jù)權(quán)利要求1所述的心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于包含4096個塊，所述存儲芯片的整體容量為5^Mbits。
6.根據(jù)權(quán)利要求1所述的心電記錄儀用加密數(shù)據(jù)存儲芯片，其特征在于所述VCC為 3. 3V。
全文摘要
本發(fā)明涉及一種心電記錄儀用加密數(shù)據(jù)存儲芯片，管腳、、、CLE、ALE為控制信號總線；管腳D0、D1、D2、D3、D4、D5、D6、D7為數(shù)據(jù)總線；管腳R/、為狀態(tài)信號線；管腳12與管腳37接VCC，管腳13與管腳36接地；該存儲芯片還與一終端機(jī)配合使用，所述存儲芯片與終端機(jī)之間通過若干協(xié)議互相驗證，輸入輸出接口電路分別與認(rèn)證電路、數(shù)據(jù)傳輸電路、密碼校驗電路、復(fù)位響應(yīng)電路連接，認(rèn)證電路分別與隨機(jī)數(shù)產(chǎn)生器、數(shù)據(jù)傳輸電路連接。本發(fā)明的存儲芯片通過硬件電路實現(xiàn)對FLASH的數(shù)據(jù)保護(hù)，即使軟件發(fā)生故障，也不會影響FLASH內(nèi)部數(shù)據(jù)的安全，并且能靈活控制，成本低，適用范圍廣；采用認(rèn)證協(xié)議，在數(shù)據(jù)線上采用密文傳送，其安全性高。
文檔編號A61B5/0402GK102486933SQ20101057469
公開日2012年6月6日 申請日期2010年12月6日 優(yōu)先權(quán)日2010年12月6日
發(fā)明者葛飛 申請人:葛飛