專利名稱：一種基于雙核處理器的電子耳蝸體外語音處理器的制作方法
技術領域：
本發明屬于電子學、計算機和信號處理技術領域，特別涉及一種電子耳蝸植入術 中的體外語音處理器裝置。
背景技術：
人的聽力系統包括外耳、中耳、內耳、聽神經系統以及大腦皮層的語言中樞。研究 表明，多數全聾患者的病變主要位于內耳毛細胞。毛細胞是聽覺的感受器，它與基底膜結合 將聲音的機械振動轉變為神經發放，傳至大腦。毛細胞的損傷或先天性發育不全將導致聲 音傳遞通路在耳蝸內中斷，聲音信息無法轉換為神經發放信息傳遞給大腦皮層語言中樞， 使患者失去聽覺。但同時，耳聾患者耳蝸內一般都殘存一定數量的聽覺神經。當用微弱的電 流脈沖刺激聽覺神經時，可以誘發聽神經產生興奮，該興奮沿著聽覺通路傳遞至大腦，使耳 聾患者恢復部分聽覺。電刺激聽神經人工耳蝸，即電子耳蝸，正是基于上述原理，通過將聲 音信號轉換成微弱的電流脈沖刺激聾人耳蝸內殘存的聽神經，模仿外周聽覺系統的功能， 使患者產生與正常人耳相似的神經發放。一個完整的電子耳蝸設備一般由體內植入部件和體外裝置兩部分組成，也可以按 功能分為體外的語音處理模塊、體內的刺激電路模塊以及將前兩個模塊連接起來的無線傳 輸模塊。其中，語音處理模塊是一個數字處理平臺，由電池供電，體積很小以便于患者隨身 佩帶，它能對采集的數字信號施加不同的算法，對其進行預處理之后重新編碼；無線傳輸模 塊包括調制電路、體外和體內線圈、解調電路以及能量轉換電路；體內的刺激電路模塊則由 刺激電路和一組細長的白金電極組組成。我國的電子耳蝸硬件平臺研究工作始于1979年，由北京協和醫院在國內率先開 始研制單通道的電子耳蝸。近幾年來，國內也有少量相關專利。由王旭、萬曉穎發明，于 2005年03月23日公開的發明專利諧波同步型電子耳蝸(專利申請號CN200410021564. X)，由體外和體內兩部分組成，體外部分包括語音信號輸入單元、語音信號處理模塊、發射 模塊，體內部分包括接收單元、刺激器和刺激電極；該電子耳蝸利用聽覺特性和耳蝸聽覺細 胞的工作原理，對語音信號采用諧振頻譜分析的算法進行分頻處理，然后將每個通道的諧 波信號轉化為與諧波同步、且脈沖寬度與諧波幅度成正比的脈沖信號，并根據大腦皮層對 耳蝸電刺激響應的規律構成編碼，以減少刺激脈沖的數量。但是，該專利硬件電路功能簡 單，語音處理算法單一，不能根據電子耳蝸植入者的個體情況進行靈活的選擇和配置，難以 滿足對電子耳蝸體外語音處理器進行算法研究和臨床試驗的需求。由王晶發明的實用新 型專利外耳道式微型人工電子耳蝸(專利申請號CN 01243972. X)，完全佩帶于患者耳甲腔 內，在人工耳蝸外殼中，駐極體話筒、數字集成電路模塊、刺激電極順序連接，其外表面有金 屬“鉬”電鍍而成的參考電極和I-N個刺激電極，數字集成電路模塊由聲碼處理器、解調器 電路集成；聲音通過數字集成電路模塊的聲碼處理器識別和分解成不同頻率的數字信號， 解調器將聲音信號轉換為直流電刺激信號，分別刺激不同頻率范圍的聽覺神經，使耳聾患 者產生聽覺。但是，該專利將語音采集、處理、刺激電路和刺激電極合為一體，植入后不便于
4取下，在更換電池、修改語音處理程序等方面都有困難，難以滿足對電子耳蝸體外語音處理 器的實用需求。與之前的專利相比，本發明克服了已有技術的不足之處，在對上述系統的硬件與 軟件進行技術革新改造的基礎上，采用目前最新的電子電路技術，使精度和可靠性大大提 高，而且系統軟件更加完整、靈活，從而使整個系統的功能更加完善。
發明內容
本發明的目的在于實現一種基于雙核處理器的電子耳蝸體外語音處理器，包括由 語音采集單元、算法處理和編碼、無線發送模塊以及其他輔助模塊構成的系統硬件，包括語 音處理算法和管理其他模塊的系統軟件。該語音處理器以TI低功耗DSP+ARM雙核處理器 0MAP-L137為核心處理器單元，它能實時采集語音信號，并經過電子耳蝸語音信號處理算法 處理，然后根據刺激模式形成相應的刺激脈沖參數幀序列，發送到無線傳輸模塊。各部分連 接關系如圖1所示。—種基于雙核處理器的電子耳蝸體外語音處理器，其特征在于，含有核心處理器 單元、音頻單元、無線發射單元、存儲單元以及電源管理單元，其中核心處理器單元，含有核心處理器和保護電路，其中核心處理器，是一片包含TMS320C674x 浮點DSP和ARM926EJ-StmRISC MPU的雙核 處理器 0MAP-L137,設有McASP 接口、I2C 接口、EMIFA 接 口、EMIFB 接 口、MMCSD 接 口、USBO 接口、SPI接口、UART接口、EMAC接口以及JTAG接口，其中McASP接口，與所述音頻單元中的音頻編解碼器TLV320AIC3106互連，進行音頻數 據傳輸；I2C接口有兩個，分別向所述音頻編解碼器TLV320AIC3106和所述電源管理單元 中的電源管理芯片TPS65023輸出控制信號；EMIFA接口，與所述存儲單元中的NAND Flash互連，以擴展出128MByte代碼和數 據的非易失性存儲空間；EMIFB接口，與所述存儲單元中的SDRAM互連，擴展出64MByte程序運行空間；MMCSD接口，與所述存儲單元中的MicroSD插座連接；USBO接口，分別與mini USB插座、USB電源開關電路、ESD保護電路連接，擴展出 支持On-The-Go技術的USB2. 0接口；SPI接口，與所述無線發射單元連接，輸出經過編碼并待無線發射的刺激脈沖參數 數據幀；UART接口，與UART電壓轉換芯片連接后，再通過TXDl 口和RXDl 口與外部計算機 進行串行通信；EMAC接口，與以太網物理層收發器KSZ8001L連接，擴展出IOMbps/IOOMbps以太網 接口 ；JTAG接口，與14引腳的JTAG插座連接，通過外接仿真器與外部計算機進行通信；音頻單元，含有=Codec芯片組成的所述音頻編解碼器TLV320AIC3106，該所述音 頻編解碼器TLV320AIC3106含有前端聲音采集接口以及后端耳機輸出接口，其中前端聲音采集接口，連接全向性駐極體式電容麥克風，通過MICBIAS引腳提供2. 0V電壓偏置；后端耳機輸出接口，連接3. 5mm耳機，用于聲音回放；無線發射單元，由基帶信號生成電路、濾波和放大電路、作調制電路用的多路復用 電路和功率放大電路依次串接而成，其中基帶信號生成電路是一個+5V電源供電的5MHz晶振；濾波和放大電路，由2階無源巴特沃斯帶通濾波電路構成，中心頻率為5MHz，帶寬 為1MHz，增益為ldB ；調制電路，是一個多路復用器，第一個輸入端IN0接地，第二個輸入端mi與所述 濾波和放大電路的輸出端相連，由所述雙核處理器0MAP-L137產生的調制信號輸入到所述 多路復用器的第三個輸入端select引腳，完成的開關調制00K，使調制信號“0”對應的已調 信號包絡幅度為0，調制信號“1”對應的已調信號包絡幅度為非0 ；功率放大電路，由功率放大器ADL5530構成；存儲單元，含有NAND Flash電路、SDRAM電路和MicroSD卡插座電路，其中NAND Flash電路，是一片128MByte、8比特數據寬度的NAND Flash,與所述雙核處 理器0MAP-L137的EMIFA接口相連，映射到EMA_CS3n空間；SDRAM電路，由兩片都為32MByte、16比特數據寬度的SDRAM芯片構成，都與所述雙 核處理器0MAP-L137的EMIFB接口連接，共同構成64MByte的程序運行空間；MicroSD卡插座電路，通過一個由所述雙核處理器0MAP-L137的GPI0接口控制的 總線開關，控制該MicroSD卡插座電路接口的開閉；電源管理單元，含有一個雙擲開關、與所述雙擲開關第一輸入端依次串接的二極 管、保險絲、+5V外接穩壓電源輸入接口、與所述雙擲開關第二輸入端相連的第一電壓轉換 電路，該第一電壓轉換電路的輸入端連接+4. 2V外接鋰電池輸入接口，該第一電壓轉換電 路的輸出端為+5V、所述雙擲開關的輸出端分別連接主電源管理電路的輸入端、第二電壓轉 換電路的輸入端以及所述無線發射單元的電源輸入端，其中主電源管理電路是一個由主電源管理芯片TPS65023、復位按鍵和I2C接口組成的 電源管理用的電路，該復位按鍵一端接地，另一端接所述TPS65023芯片的HOTRESETn引腳， 當按下該復位按鍵后所述HOTRESETn引腳接地，所述TPS65023芯片的RESPWRONn引腳向所 述雙核處理器0MAP-L137的RESETn引腳輸出復位信號，所述雙核處理器0MAP-L137通過 I2C接口對所述TPS65023芯片進行動態管理；第一個電壓轉換電路，其輸入端連接所述+4. 2V外接鋰電池輸入接口，通過一個 電壓轉換芯片MAX1760輸出+5V電壓，連接所述雙擲開關的第二輸入端；第二個電壓轉換電路，其輸入端連接所述雙擲開關的輸出端，通過一個電壓轉換 芯片MAX764后向所述無線發射單元輸出-5V電壓。本發明具有如下優點其一，本發明完整實現了電子耳蝸體外語音處理器從語音采集、處理到無線發射 的完整功能，采集精度高，達到32位，核心處理器數字信號處理能力強，可以進行實時采集。其二，本發明實現了 USB、MicroSD卡等接口，增加了本系統的應用范圍。其三，本發明中的語音處理算法等軟件程序可以靈活修改，便于植入者根據個體情況進行配置。
圖1為本發明的系統組成框圖。圖2為本實施例的核心處理器0MAP-L137與音頻編解碼器TLV320AIC3106的接口
示意圖。圖3為本實施例的核心處理器0MAP-L137與NAND Flash的接口示意圖。圖4為本實施例的核心處理器0MAP-L137與SDRAM的接口示意圖。圖5為本實施例的核心處理器0MAP-L137與MicroSD卡插座的接口示意圖。圖6為本實施例的核心處理器0MAP-L137與USB2. 0的接口示意圖。圖7為本實施例的核心處理器0MAP-L137與異步串行接口的接口示意圖。圖8為本實施例的電源管理單元的結構框圖。圖9為本實施例的主電源管理電路原理圖。圖10為本實施例的+4. 2V轉+5V的電路原理圖。圖11為本實施例的+5V轉-5V的電路原理圖。圖12為本實施例的無線發射單元結構框圖。
具體實施例方式本發明提出一種基于雙核處理器的電子耳蝸體外語音處理器的系統實施例，由硬 件電路及軟件兩大部分組成。結合各附圖詳細說明如下本實施例硬件電路整體構成如圖1所示，包括由語音采集單元、算法處理和編碼、 無線發送模塊以及其他輔助模塊構成的系統硬件，包括語音處理算法和管理其他模塊的系 統軟件。該語音處理器以TI低功耗DSP+ARM雙核處理器0MAP-L137為核心處理器單元，它 能實時采集語音信號，并經過電子耳蝸語音信號處理算法處理，然后根據刺激模式形成相 應的刺激脈沖參數幀序列，發送到無線傳輸模塊。音頻單元與核心處理器的接口示意圖如圖2所示。音頻單元采用一片 TLV320AIC3106(以下簡稱“AIC3106”)低功耗雙聲道音頻編解碼器擴展出麥克輸入、耳機 輸出等接口。0MAP-L137通過I2C接口對AIC3106進行配置，設置采樣率為24kHz，采樣數 據精度為32位，增益為8. 5dB，然后經過AIC3106片內集成的1階高通濾波器，截止頻率為 90Hz，濾除50Hz工頻等低頻噪聲。經過濾波器的音頻數據通過McASP接口發給0MAP-L137， 0MAP-L137可以通過McASP接口將音頻數據傳回AIC3106，通過耳機接口進行回放。本實施例在0MAP-L137的片內存儲空間之外，通過EMIFA接口擴展了一片 128MByte NAND Flash，傳輸數據位寬為8比特，用于保存程序和數據，并且是系統的啟動來 源。接口示意圖如圖3所示。EMA_WAIT0由NAND Flash向0MAP-L137提供忙時等待信號 (低電平有效)，EMA_0En為Flash使能控制信號(低電平有效)，EMA_CS3n提供片選信號 (低電平有效)，EMA_WEn為寫入使能信號(低電平有效)，EMA_D[7:0]是8位地址和數據 傳輸通道，EMA_A2、EMA_A1分別控制命令鎖存使能信號CLE (高電平有效)、地址鎖存使能信 號ALE (高電平有效)。本實施例通過EMIFB接口連接兩片32Mbyte (4MX 16Bit X 4Banks)、傳輸數據位寬
7各為16比特的SDRAM，共計64MByte。接口示意圖如圖4所示。BA[1:0]為Bank選擇引 腳；A[12:0]為地址傳輸通道；DQ[15:0]為數據輸入和輸出總線；DQML是對應于低8位的 DQ[7:0]的掩碼信號，UDQM是對應于高8位的DQ[15:8]的掩碼信號。本實施例還提供了 Micro SD卡插槽接口，可以將數據保存到Micro SD卡中進 行轉移。由于與EMIFA接口復用部分管腳，該模塊使用了一個總線開關進行邏輯控制，接 口示意圖如圖5所示。匪CSD_DATA[3:0]為數據傳輸通路，MMCSD_CLK為時鐘信號通路， MMCSD_CMD則用來發送控制信號。當GPI02_1為高電平時，總線開關SN74CB3Q3384A關閉； 當GPI02_1為低電平時，總線開關打開，MMCSD接口的DATA[3:0]、CLK、CMD信號可以通過總 線開關與0MAP-L137進行通信。本實施例通過0MAP-L137的USB0接口擴展連接一個5腳mini USB插座，并提供了 專門的電源監視開關和ESD接口保護電路，使系統更加穩定。和4腳的標準USB技術相比， 在5腳mini USB插座的ID引腳之外通過開關改變ID引腳的電平，將0MAP-L137配置成主 設備或從設備。接口示意圖如圖6所示。當0MAP-L137檢測到ID引腳為低電平，0MAP-L137 會初始化為主設備，將DRVVBUS引腳拉高來打開電源監測開關電路，向從設備輸出所需的 5V電源(必須不低于4. 75V)。如果0MAP-137的USB2. 0控制器沒有檢測到VBUS引腳的電 壓超過Vbus有效值(4. 4V)，它會產生一個中斷來指示存在的問題。如果USB2.0控制器檢測 到VBUS引腳電壓超過4. 4V，那么它會等待從設備的連接，即等待數據線DP、DM之一的電平 被拉高。當0MAP-L137初始化為從設備時，它會將數據線打開，并且由外部主設備向VBUS 提供電源(必須不小于4. 01V)。USB2. 0控制器在VBUS上檢測到電源后，會檢測ID引腳。 如果ID引腳為高電平，那么控制器內部會將DP、DM連接到1. 5k Q上拉電阻，向外部主設備 表明自己工作在全速模式(最大數據傳輸速率為12Mbps)。本實施例的異步串行接口電平轉換芯片采用MAX3232，將核心處理器0MAP-L137 的UART接口所采用的CMOS邏輯電平，轉換為外部計算機的RS-232串口所采用的邏輯電 平。接口示意圖如圖7所示。本實施例的電源管理單元的結構框圖如圖8所示，其中包含一個雙擲開關S、二極 管D1、保險絲Fl、+5V外接穩壓電源輸入接口、+4. 2V外接鋰電池輸入接口、主電源管理電 路、第一電壓轉換電路以及第二電壓轉換電路。二極管D1提供極性保護；保險絲F1提供過 流保護，最大電流為1A。通過雙擲開關S，可以在+5V外接穩壓電源輸入和+4. 2V外接鋰電 池輸入之間進行切換，分別滿足電路調試和便攜式設備的要求。本實施例的主電源管理電路中采用電源管理芯片TPS65023，利用TPS65023的三 路DC/DC輸出、兩路LD0輸出為系統提供不同電壓，并利用兩個電壓比較器實現合理的上電 順序。TPS65023與0MAP-L137之間的連接示意圖如圖9所示。VD⑶CI、VD⑶C2、VD⑶C3分 別提供1. 2V、1. 8V、3. 3V輸出電壓。對于上電順序的解決，主要利用片上兩個電池狀態監控 比較器L0WBAT_SNS和PWRFAIL_SNS。以VDCDC1作為這兩個比較器的輸入，比較器L0WBAT_ SNS的輸出作為D⑶C1輸出的使能信號，比較器PWRFAIL_SNS的輸出作為其他D⑶C和LD0輸 出的使能信號，以VD⑶C2作為比較器L0WBAT的輸入，從而實現了 0MAP-L137的首先1. 2V, 其次1. 8V，最后3. 3V的上電順序控制。本實施例的兩路電壓轉換電路如圖10、圖11所示。在圖11中，FB引腳和REF引 腳接在一起，MAX764工作在輸出-5V固定電壓的模式下。C4、C5作為旁路電容，用于濾除電
8源中的雜波和MAX764中的開關電路工作產生的干擾；C6用于濾除輸出中的雜波；電感L2 和二極管D2共同構成整流器，是輸出電壓保持在-5V。 本實施例中數據經過編碼后，用5MHz正弦載波信號進行00K調制，理想情況下0 碼對應的已調信號包絡幅度為0。無線發射模塊電路結構圖如圖12所示。為了得到波形 比較理想的載波信號，降低電路復雜度，本實施例中采用一片5MHz晶振來產生原始的載波 信號，經過濾波、放大以及一級隔離電路，作為調制基帶信號送入多路復用器AD8170的一 個輸入端INI。AD8170的另一個輸入端IN0接地，而0MAP-L137產生的調制信號作為選擇 信號輸入到多路復用器的“select”引腳。當調制信號為高電平(即對應于“1”)時，多路 復用器輸出mi引腳的信號，也就是輸出載波信號；當調制信號為低電平(即對應于“0”) 時，多路復用器輸出IN0引腳的信號，也就是輸出電平為0，這樣就完成的00K調制。接著已 調信號送入功率放大器ADL5530，其輸出功率約為220mW，然后通過線圈發射。
權利要求
一種基于雙核處理器的電子耳蝸體外語音處理器，其特征在于，含有核心處理器單元、音頻單元、無線發射單元、存儲單元以及電源管理單元，其中核心處理器單元，含有核心處理器和保護電路，其中核心處理器，是一片包含TMS320C674xTM浮點DSP和ARM926EJ STMRISC MPU的雙核處理器OMAP L137，設有McASP接口、I2C接口、EMIFA接口、EMIFB接口、MMCSD接口、USB0接口、SPI接口、UART接口、EMAC接口以及JTAG接口，其中McASP接口，與所述音頻單元中的音頻編解碼器TLV320AIC3106互連，進行音頻數據傳輸；I2C接口有兩個，分別向所述音頻編解碼器TLV320AIC3106和所述電源管理單元中的電源管理芯片TPS65023輸出控制信號；EMIFA接口，與所述存儲單元中的NAND Flash互連，以擴展出128MByte代碼和數據的非易失性存儲空間；EMIFB接口，與所述存儲單元中的SDRAM互連，擴展出64MByte程序運行空間；MMCSD接口，與所述存儲單元中的MicroSD插座連接；USB0接口，分別與mini USB插座、USB電源開關電路、ESD保護電路連接，擴展出支持On The Go技術的USB2.0接口；SPI接口，與所述無線發射單元連接，輸出經過編碼并待無線發射的刺激脈沖參數數據幀；UART接口，與UART電壓轉換芯片連接后，再通過TXD1口和RXD1口與外部計算機進行串行通信；EMAC接口，與以太網物理層收發器KSZ8001L連接，擴展出10Mbps/100Mbps以太網接口；JTAG接口，與14引腳的JTAG插座連接，通過外接仿真器與外部計算機進行通信；音頻單元，含有Codec芯片組成的所述音頻編解碼器TLV320AIC3106，該所述音頻編解碼器TLV320AIC3106含有前端聲音采集接口以及后端耳機輸出接口，其中前端聲音采集接口，連接全向性駐極體式電容麥克風，通過MICBIAS引腳提供2.0V電壓偏置；后端耳機輸出接口，連接3.5mm耳機，用于聲音回放；無線發射單元，由基帶信號生成電路、濾波和放大電路、作調制電路用的多路復用電路和功率放大電路依次串接而成，其中基帶信號生成電路是一個+5V電源供電的5MHz晶振；濾波和放大電路，由2階無源巴特沃斯帶通濾波電路構成，中心頻率為5MHz，帶寬為1MHz，增益為1dB；調制電路，是一個多路復用器，第一個輸入端IN0接地，第二個輸入端IN1與所述濾波和放大電路的輸出端相連，由所述雙核處理器OMAP L137產生的調制信號輸入到所述多路復用器的第三個輸入端select引腳，完成的開關調制OOK，使調制信號“0”對應的已調信號包絡幅度為0，調制信號“1”對應的已調信號包絡幅度為非0；功率放大電路，由功率放大器ADL5530構成；存儲單元，含有NAND Flash電路、SDRAM電路和MicroSD 卡插座電路，其中NAND Flash電路，是一片128MByte、8比特數據寬度的NAND Flash，與所述雙核處理器OMAP L137的EMIFA接口相連，映射到EMA_CS3n空間；SDRAM電路，由兩片都為32MByte、16比特數據寬度的SDRAM芯片構成，都與所述雙核處理器OMAP L137的EMIFB接口連接，共同構成64MByte的程序運行空間；MicroSD卡插座電路，通過一個由所述雙核處理器OMAP L137的GPIO接口控制的總線開關，控制該MicroSD卡插座電路接口的開閉；電源管理單元，含有一個雙擲開關、與所述雙擲開關第一輸入端依次反向串接的保險絲、二極管和+5V外接穩壓電源輸入接口、輸入端與所述雙擲開關第二輸入端相連的第一電壓轉換電路，該第一電壓轉換電路的輸入端連接+4.2V外接鋰電池輸入接口，該第一電壓轉換電路的輸出電壓為+5V、所述雙擲開關的輸出端分別連接主電源管理電路的輸入端、第二電壓轉換電路的輸入端以及所述無線發射單元的+5V電源輸入端，其中主電源管理電路是一個由主電源管理芯片TPS65023、復位按鍵和I2C接口組成的電源管理用的電路，該復位按鍵一端接地，另一端接所述TPS65023芯片的HOTRESETn引腳，當按下該復位按鍵后所述HOTRESETn引腳接地，所述TPS65023芯片的RESPWRONn引腳向所述雙核處理器OMAP L137的RESETn引腳輸出復位信號，所述雙核處理器OMAP L137通過I2C接口對所述TPS65023芯片進行動態管理；第一電壓轉換電路，是一個電壓轉換芯片MAX1760；第二電壓轉換電路，是一個電壓轉換芯片MAX764，向所述無線發射單元輸出 5V電壓。
全文摘要
一種基于雙核處理器的電子耳蝸體外語音處理器屬于電子耳蝸植入術的技術領域，其特征在于，包含核心處理器單元、音頻單元、無線發射單元、存儲單元以及電源管理單元，該核心處理器單元含有DSP+ARM的低功耗雙核處理器OMAP-L137和保護電路；音頻單元含有音頻編解碼器、連接麥克風的前端聲音采集接口以及后端耳機輸出接口；無線發射單元含有基帶信號生成電路、放大和濾波電路、調制電路以及功率放大電路；存儲單元含有NAND Flash電路、SDRAM電路和Micro SD卡電路；電源管理單元包含雙擲開關、二極管、保險絲、+5V外接穩壓電源輸入接口、+4.2V外接鋰電池輸入接口、主電源管理電路、第一電壓轉換電路以及第二電壓轉換電路，以滿足系統各部分的需求。
文檔編號A61N1/36GK101926692SQ201010224849
公開日2010年12月29日 申請日期2010年7月9日 優先權日2010年7月9日
發明者關添, 葉大田, 宮琴, 杜志玥 申請人:清華大學