專利名稱：快速盲源分離胎兒心電檢測儀及檢測方法
技術領域：
本發明屬于醫療器械領域，具體涉及用于胎兒心電監護的快速盲源分離胎 兒心電檢測儀及檢測方法。
背景技術：
隨著社會對母嬰健康和安全的要求日益提高，對胎兒發育的生理和病理研 究成為一項重要課題。胎兒監護是采用生理物理和生物化學等手段，對胎兒宮
內發育和安危狀況進行評價的一個重要方法。胎兒心電圖(FECG ， Fetal Elec加cardiogram)能夠提供有關胎兒健康的信息，從而確定胎兒疾病情況，因此， 胎兒心電檢測在胎兒監護臨床應用上具有非常重要的意義。
目前，廣泛應用于臨床的胎兒監護多指胎心率電子監護和胎心宮縮監護。 基于超聲多普勒技術的電子胎兒監護(EFM， electronic fetal monitoring )的敏 感性高，在孕時能及時發現胎兒缺氧及酸中毒，但產時EFM有較高的假陽性率
(即誤報率)，從而導致剖宮產率和陰道手術產率的增加，不利于母嬰健康和安 全。因此，對產時EFM的有效性還不確定，臨床上對EFM曲線的理解及對異 常情況的處理等還存在爭議。胎心宮縮監護(CTG， Cardiotocography)監測胎 兒處于良好正常狀態時是可靠的，但預測胎兒缺氧的可靠性差。
胎兒心電信號是心臟活動的最源發性信號，這種信號電位變化的方向、次 序和時間等都有一定規律，并反映了整個心臟活動的循環興奮過程。與心音和 心動信號相比，胎兒心電信號是最能反映心臟活動全貌的生理信號，而且胎兒 出現異常時，胎兒心電圖(FECG ， FetalElectrocardiogram)形態的變化比基于超 聲多普勒的胎心率電子監護和胎心宮縮監護等指標的變化發生得更早、更敏感。 從FECG不僅能提取胎兒的平均和瞬時心率的變化，而且能像一般成人心電圖
(ECG， Electrocardiogram )那樣，從描繪的心電波形中得到更多胎兒心臟狀 況的信息。通過對FECG這些波形變化(如心率、心律、QRS時限等)的分 析，結合臨床觀察，可及時發現胎兒缺氧、臍帶纏繞等妊娠期或分娩期的病理情況以便及早采取措施來保證胎兒健康，降低圍產期胎兒的發病率和死亡率。 少數異常的胎兒心電圖是胎兒先天性心臟病的表現，可及早中止妊娠，或進行 宮內心臟修補手術，以達到優生目的。
但是，從母親腹部表面采集的FECG信號常混有母親的心電信號以及各種 偽跡與噪聲。從頻域上分析，胎兒心電和母親心電的頻譜相互重疊。從時域上
分析，胎兒心電圖的QRS波群有10%—30%與母親心電的QRS波群相互重疊， 因此為了正確作出臨床診斷，非常有必要獲取清晰的FECG信號即胎兒心電信號。
傳統提取胎兒心電信號的方法主要有匹配濾波法和自適應噪聲抵消法。匹 配濾波法將從腹部的混合心電信號中用域值檢測法檢測出母親心電QRS波群， 然后將監測到的母親心電波制作成一個模板，用腹部的混合心電信號減去這個 模板以消去母親心電。但是，這種相減的方法不能完全去除母親心電信號，殘 留的母親心電信兮將嚴重影響對胎兒心電信號的后期的醫學分析診斷。自適應 噪聲抵消法把母親心電信號作為參考輸入進行自適應濾波運算，最后將母親心 電信號抵消，從而提取胎兒心電信號。但是，這種方法的參考信號與混合心電 信號常常存在延時，嚴重影響自適應算法的性能，降低母親心電信號抵消的效 果。
盲信號處理(BSP， Blind Signal Processing)是20世紀最后十年屮迅速發展起 來的一個研究領域，具有可靠的理論基礎和廣泛的應用潛力。它可以分成若干 個互相關聯而目標有所區別的子領域，如盲源分離(BSS ， Blind Source Separation)。采用盲源分離方法，能夠在對源信號基本特性等先驗知識缺乏的 情況下，僅僅根據源信號間的統計獨立性特征，通過一系列數學推導，以分離 出各源信號的估計信號，最后通過分離出來的信號的特征來判決所需耍的有用 信號。目前，己經有相關的機構或專家提出把盲源分離方法應用到胎兒心電檢 測當中。盲源分離的ICA方法或FastlCA方法是現在主要的應用方法，，但是該 類盲源分離方法利用了大量的統計信息，所以計算復雜，影響了實時性處理； 因此，只能通過降低采樣精度和采樣率來完成算法的運算，因此在實時觀察中 許多細微特征容易被忽略。
發明內容
本發明的目的在于克服上述現有技術的缺點和不足，提供一種用于胎兒心電監護的快速盲源分離胎兒心電檢測儀，本發明采用盲源分離方法，其一方面 采用高速采集和處理的架構，可以實時完成分離方法，從混合心電信號中檢測 出胎兒心電信號，及時跟蹤胎兒心電變化情況；另一方面，針對胎兒心電圖的 特點，采用盲源分離方法，解決了目前母親心電信號和胎兒心電信號時域和頻 域相互重疊難以分離的問題，從而實現高效準確的提取出胎兒心電信號以用于 診斷。
本發明的目的還在于提供用于胎兒心電監護的快速盲源分離胎兒心電檢測 方法。
本發明的目的通過下述技術方案實現快速盲源分離胎兒心電檢測儀包括 雙通道采集及模數轉換模塊、自帶內部存儲器的數據存儲及邏輯控制單元
(FPGA)、用于盲源分離的數字信號處理器(DSP)、核心控制處理器(ARM) 以及輸出設備；其中，所述雙通道采集及模數轉換模塊的輸入端與普通心電圖 導聯電纜電連接，以采集兩路模擬混疊心電信號，雙通道采集及模數轉換模塊 的兩輸出端通過兩路數據通道與數據存儲及邏輯控制單元(FPGA)電連接，將 經過模數轉換后的兩路數字混疊心電信號發送至數據存儲及邏輯控制單元
(FPGA)，數據存儲及邏輯控制單元(FPGA)通過兩路數據通道與數字信號處 理器(DSP)電連接，數字信號處理器(DSP)還依次與核心控制處理器(ARM) 以及輸出設備電連接；所述數字信號處理器(DSP)設置有互相電連接的盲源分 離模塊和濾波器，同時，所述數字信號處理器(DSP)和核心控制處理器(ARM) 均外接有程序存儲器(Flash)和數據存儲器(SDRAM)。
為了更好地實現本發明目的，可以對本發明中的各組成部件做如下限定
a. 所述雙通道采集及模數轉換模塊包括雙通道信號采集模塊和2個AD轉 換器，其中，雙通道信號采集模塊的輸入端與普通心電圖導聯電纜電連接，兩 個輸出端各與1個AD轉換器電連接。
b. 所述自帶內部存儲器的數據存儲及邏輯控制單元(FPGA)中的內部存儲 器包括4個數據緩存區(緩存區a、緩存區b、緩存區c、緩存區d)，其中，緩 存區a、緩存區b用于緩存從雙通道采集及模數轉換模塊與數據存儲及邏輯控制 單元(FPGA)之間的數據通道I輸入的數字混疊心電信號，緩存區c、緩存區 d用于緩存從雙通道采集及模數轉換模塊與數據存儲及邏輯控制單元(FPGA)
之間的數據通道n輸入的數字混疊心電信號，以實現采用乒乓機制存儲數字混疊心電信號，避免了數據存儲及邏輯控制單元(FPGA)與雙通道采集及模數轉換模塊、數據存儲及邏輯控制單元(FPGA)與數字信號處理器(DSP)之間高 速讀寫數字混疊心電信號數據的沖突；同時數據存儲及邏輯控制單元(FPGA) 對系統邏輯部分進行控制，具體為數據存儲及邏輯控制單元(FPGA)單元對數 字信號處理器(DSP)外接的數據存儲器(SDRAM)和程序存儲器(Flash)進 行地址譯碼以及系統復位信號控制、數據和程序讀寫邏輯控制等；優選的，上述緩存區a、緩存區b、緩存區c、緩存區D的容量均為1KB。c. 所述自帶內部存儲器的數據存儲及邏輯控制單元(FPGA)還可以外接 LED燈，用于數據緩存區存滿數字混疊心電信號數據時，點亮LED燈以提示寫 滿錯誤。d. 所述數字信號處理器(DSP)的濾波器為FIR濾波器。e. 所述輸出設備為打印設備、存儲設備和終端顯示器中的一種或任意多種， 輸出設備與核心控制處理器(ARM)電連接。f. 所述數字信號處理器(DSP)外接的數據存儲器(STRAM)包括4個數 據緩存區(緩存區A、緩存區B、緩存區C、緩存區D)，其中，緩存區A、緩 存區B用于緩存從數據存儲及邏輯控制單元(FPGA)與數字信號處理器(DSP) 之間的數據通道x輸入的數字混疊心電信號，緩存區C、緩存區D用于緩存從 數據存儲及邏輯控制單元(FPGA)與數字信號處理器(DSP)之間的數據通道 y輸入的數字混疊心電信號，以實現采用乒乓機制存儲數字混疊心電信號。優選的，上述緩存區A、緩存區B、緩存區C、緩存區D容量均為32KB， 且每個緩存區均分為32個1KB的扇區， 一個緩存區有32個扇區。為了更好地實現本發明目的，可以對本發明中的雙通道采集及模數轉換模 塊做進一步限定-a-l.所述2個AD轉換器均采用大于10bit采樣精度的模數轉換器。 a-2.所述雙通道信號采集模塊具體包括前置放大器、兩路濾波放大電路、 定標信號發生器和定標信號控制接口，兩路濾波放大電路均由工頻陷波器與主 放大器電連接組成。其中前置放大器與普通心電圖導聯電纜電連接，接收兩 路模擬混疊心電信號，前置放大器的兩個輸出端各與1個濾波放大電路中的工 頻陷波器電連接，兩路濾波放大電路中的主放大器同時與定標信號發生器電連 接，兩路濾波放大電路中的主放大器各與1個AD轉換器電連接，定標信號控制接口通過數據存儲及邏輯控制單元(FPGA)與數字信號處理器(DSP)電連 接，接收數字信號處理器(DSP)傳來的定標信號。可以對本發明中雙通道信號采集模塊中的部件做進一步限定a-2-1.所述兩路濾波放大電路中的工頻陷波器用于進一步濾除前置放大器 傳來的模擬混疊心電信號中攜帶的工頻干擾，以避免工頻干擾對主放大器產生 阻塞。a-2-2.所述兩路濾波放大電路中的主放大器均由驅動放大電路和有增益的 二階低通濾波器相互電連接組成，將工頻陷波器傳來的模擬混疊心電信號放大 到AD轉換器所要求的輸入電壓范圍。a-2-3.所述定標信號發生器采用lmV定標信號發生器電路。a-2-4.所述前置放大器包括差動放大器a、差動放大器b、驅動放大器c、 驅動放大器d、用于抑制工頻干擾的右腿驅動電路、模擬開關以及導聯電纜屏蔽 層驅動電路。其中所述差動放大器a和差動放大器b均設置有用于提高差動放大器的輸入阻 抗和共模抑制比的緩沖放大器；差動放大器a分別與右腿驅動電路、導聯電纜屏蔽層驅動電路、驅動放大 器c電連接；差動放大器b分別與右腿驅動電路、導聯電纜屏蔽層驅動電路、驅動放大 器d電連接；驅動放大器c、驅動放大器d同時與模擬開關電連接；模擬開關與定標信號控制接口電連接，用于根據數字信號處理器(DSP)經 定標信號控制接口輸入的定標信號控制前置放大器與工頻陷波器的通路和斷 路；右腿驅動電路通過普通心電圖導聯電纜與孕產婦右腿導通，用于通過普通 心電圖導聯電纜為孕產婦右腿施加一電壓，以抑制工頻電場的干擾；導聯電纜屏蔽層驅動電路與普通心電圖導聯電纜屏蔽層連接，用于減少導 聯電纜屏蔽層與纜芯的分布電容對兩差動放大器輸入阻抗和共模抑制比的影 響；a_2_4-l.所述模擬開關采用74HC4053芯片。9一種用于胎兒心電監護的快速盲源分離胎兒心電檢測方法，包括以下歩驟A、 雙通道采集及模數轉換模塊從普通心電圖導聯電纜采集兩路模擬混疊心 電信號，然后依次對兩路模擬混疊心電信號進行過濾工頻信號、放大、模數轉 換，進而將模數轉換后的兩路數字混疊心電信號經兩路數據通道發送到數據存 儲及邏輯控制單元(FPGA);B、 數據存儲及邏輯控制單元(FPGA)把兩路數字混疊心電信號存儲到內 部存儲器中，并采用中斷方式發送中斷信號通知數字信號處理器(DSP)批量讀 取數字混疊心電信號；C、 數字信號處理器(DSP)收到中斷信號后，采用直接內存訪問(DMA) 模式批量讀取數據存儲及邏輯控制單元(FPGA)內部存儲器中的數字混疊心電 信號，然后存儲到該數字信號處理器(DSP)所外接的數據存儲器(SDRAM) 中；數字信號處理器(DSP)采用盲源分離方法對數字混疊心電信號進行盲源分 離，然后對分離出的兩組源信號進行濾波，即可濾除母體心電信號、提取胎兒 心電信號，提取所并將胎兒心電信號存儲到該數字信號處理器(DSP)所外接的 數據存儲器(SDRAM)中；D、 核心控制處理器(ARM)采用DMA模式讀取數字信號處理器(DSP) 所外接的數據存儲器(SDRAM)中的胎兒心電信號，然后存儲到接口控制模塊 所外接的數據存儲器(SDRAM)中；E、 接口控制模塊控制所外接的數據存儲器(SDRAM)中的胎兒心電信號 輸出到輸出設備。上述方法中，步驟B所述數據存儲及邏輯控制單元(FPGA)把兩路數字混 疊心電信號存儲到內部存儲器，是采用乒乓機制進行存儲。上述方法中，步驟C所述數字信號處理器(DSP)存儲數字混疊心電信號 以及胎兒心電信號，均是采用乒乓機制進行存儲。上述方法中，步驟C所述數字信號處理器(DSP)采用盲源分離方法對數 字混疊心電信號進行盲源分離，該盲源分離方法具體如下C-l.對兩路數字混疊心電信號, 進行白化，其中，t表示采樣時間，將兩路數字混疊心電信號轉化為兩路不相關的混疊心電信號，即兩路白 化混疊心電信號x;0) 、 x;(O ;C-2.計算兩路白化混疊心電信號x,1(,) 、 的最小值A,隱= n"1(^, x2mm = n^x;柳，對兩路白化混疊心電信號進行位置移動以分 別將兩路白化混疊心電信號的最小值轉化為0，獲得兩路移動后的白化混疊心 電信號，即^(0仨^(0_氣睡；C-3.計算兩路移動后的白化混疊心電信號x,2(0、《W的最大值氣max =111嚴化2(0}, 、_ =m(aX{X,2W}， 根據兩個最大值計算旋轉角度A =tan-、^^)，根據旋轉角度在坐標面上對步驟C-2獲得的兩路移動后的白化混疊心電信號進行旋轉，獲得第一次旋轉后的混疊心電信號x^)、 x〗(0; C-4.計算第 一 次旋轉后的混疊心電信號、 x23(0的最大值《ax -mp^xfW},《腿=m,aX{x23(,)}， 根據兩個最大值計算旋轉角度 y92 =tan-'(4=^)，根據旋轉角度在坐標面上對步驟C-3獲得的兩路第一次旋轉后的白化混疊心電信號進行旋轉，獲得第二次旋轉后的兩路混疊心電信號x24(/)，即可分離出第一個源信號X24(0，其中，x24(0 —xfWsinA+^WcosA; C-5.計算第二次旋轉后的兩路混疊心電信號x^)、《(0的去相關性系數 ，其中，a= ]，對第二旋轉后的混疊心電信號^(0進行去相關，即可分離出第二個源信號A5(0，其中xf(r)^;1(0-6^4(0。本發明相對于現有技術具有以下優點1、 本發明采用盲源分離的算法，可以準確的實現對信噪比較低的混疊心電 信號進行分離，解決了目前母親心電信號和胎兒心電信號時域和頻域相互重疊 難以分離的問題，從而實現高效準確的提取出胎兒心電信號以用于診斷；2、 本發明采用的盲源分離算法分離混疊心電信號僅僅利用了源信號的統計幾何特征，采用白化加上矢量旋轉的方法，不需要應用信息熵、高階統計量的 計算，可以快速、有效地處理高采樣精度和高采樣率的混疊信號，并且與高速的數字信號處理器(DSP)相結合，運算速度快，可以實時的檢測胎兒心電信號;3、 本專利中應用的對象是兩個信號源的情形，觀測信號至少是兩個，在盲 信號處理中對應的模型是適定的，盲信號處理的不確定性僅僅在信號幅度和順序排列上，不影響母嬰心電波形頻率的判斷，使得該方法具有較高的分離精度;4、 本發明中的自帶內部存儲器的數據存儲及邏輯控制單元(FPGA)采用乒乓機制存儲雙通道采集及模數轉換模塊傳來的兩路數字混疊心電信號，數字 混疊心電信號直接存儲在內部存儲器中，避免了采樣數據寫入片外存儲器的延 時，存儲速度高，從而避免了信號高速讀寫的沖突，為準確分析提供了有力保障；5、 本發明中的自帶內部存儲器的數據存儲及邏輯控制單元(FPGA)與數 字信號處理器(DSP)之間采用直接內存訪問(DMA)模式進行數據傳輸，傳 輸速度更快，更準確，為準確分析提供了有力保障；6、 本發明中的核心控制處理器(ARM)采用DMA模式讀取數字信號處理 器(DSP)，傳輸速度更快，更準確；7、 本發明中的核心控制處理器(ARM)可以外接如電子硬盤等存儲設備， 將胎兒心電信號高速存儲到存儲設備中，還可以外接終端顯示器來顯示胎兒心 電圖，還可以外接打印設備打印胎兒心電圖；8、 本發明中的雙通道采集及模數轉換模塊中的2個AD轉換器均采用大于 10bit采樣精度的模數轉換器，即一個采樣點用2個字節表示，而且AD轉換器 的采樣速度在1MSPS至10MSPS范圍內可以調整，能實現高精度、高速的模數 轉換；9、 本發明中的雙通道采集及模數轉換模塊中的雙通道信號采集模塊采用雙 通道結構，能同時采集兩路信號進行處理；10、 本發明中的雙通道信號采集模塊包括兩路濾波放大電路，其包括的主 放大器均由驅動放大電路和有增益的二階低通濾波器相互電連接組成，能夠將 工頻陷波器傳來的模擬混疊心電信號放大到AD轉換器所要求的輸入電壓范圍；11、 本發明中的工頻陷波器能夠進一步濾除前置放大器傳來的模擬混疊心 電信號中攜帶的工頻干擾，以避免工頻干擾對主放大器產生阻塞；12、 本發明中的前置放大器設置有差動放大器，能夠有效地提高差動放大 器的輸入阻抗和共模抑制比；13、 本發明中的前置放大器設置有右腿驅動電路，通過普通心電圖導聯電 纜為孕產婦右腿施加一電壓，以抑制工頻電場的干擾；14、 本發明中的前置放大器設置有導聯電纜屏蔽層驅動電路與普通心電圖 導聯電纜屏蔽層連接，可以減少導聯電纜屏蔽層與纜芯的分布電容對兩差動放大器輸入阻抗和共模抑制比的影響。
圖1為本發明快速盲源分離胎兒心電檢測儀的結構示意圖2為本發明雙通道采集及模數轉換模塊的結構示意圖； 圖2-1為本發明前置放大器的電路圖； 圖2-2為本發明工頻陷波器的電路圖2-3為本發明lmV定標信號發生器的電路圖2-4為本發明主放大器的電路圖3為本發明數據采集兵乓緩存機制的硬件示意圖3-l為本發明FPGA乒乓機制存儲信號及通知DSP讀取信號的流程圖4為本發明盲源分離的主流程圖4-1為本發明盲源分離中白化矩陣計算流程圖4-2為本發明盲源分離中移位與旋轉角度流程圖4-3為本發明盲源分離中第二次旋轉角度計算流程圖4-4為本發明盲源分離中去相關系數流程圖。
具體實施例方式
下面結合實施以及附圖對本發明作進一步詳細的描述，但本發明的實施方 式不限于此。
如圖1所示，快速盲源分離胎兒心電檢測儀包括雙通道采集及模數轉換 模塊、自帶內部存儲器的FPGA、用于盲源分離的DSP、 ARM、打印設備、存 儲設備和終端顯示器；其中，所述雙通道采集及模數轉換模塊的輸入端與普通 心電圖導聯電纜電連接，以采集兩路模擬混疊心電信號，雙通道采集及模數轉 換模塊的兩輸出端通過兩路數據通道與FPGA電連接，將經過模數轉換后的兩 路數字混疊心電信號發送至FPGA， FPGA通過兩路數據通道與DSP電連接， DSP還與ARM電連接，ARM分別與打印設備、存儲設備和終端顯示器電連接； DSP設置有互相電連接的盲源分離模塊和濾波器，同時，DSP和ARM均外接 有Flash和SDRAM 。
為了更好地實現本發明目的，在本實施例應用中，雙通道采集及模數轉換模塊的具體結構如下
如圖2所示，所述雙通道采集及模數轉換模塊包括雙通道信號采集模塊和2 個AD轉換器，所述雙通道信號采集模塊具體包括前置放大器、兩路濾波放大 電路、定標信號發生器和定標信號控制接口，兩路濾波放大電路均由工頻陷波 器與主放大器電連接組成。用于雙通道心電信號采集。其中前置放大器與普 通心電圖導聯電纜電連接，接收兩路模擬混疊心電信號，前置放大器的兩個輸 出端各與1個濾波放大電路中的工頻陷波器電連接，兩路濾波放大電路中的主 放大器同時與定標信號發生器電連接，兩路濾波放大電路中的主放大器各與1
個AD轉換器電連接，定標信號控制接口通過FPGA與DSP電連接，接收DSP 傳來的定標信號。
所述2個AD轉換器均采用大于10bit采樣精度的模數轉換器，即一個采樣 點需要用2個字節表示，以完成對兩路模擬信號到數字信號的轉變，保證了后 端處理準確處理。AD轉換器的采樣速度在1MSPS至IOMSPS范圍內可以調整，。
其中，前置放大器的電路結構如圖2 — 1所示。前置放大器包括差動放大器 a、差動放大器b、驅動放大器c、驅動放大器d、用于抑制工頻干擾的右腿驅動 電路、模擬開關以及導聯電纜屏蔽層驅動電路。其中
本前置放大器電路導聯接口 L0、 Ll、 L2、 RD接入普通心電圖導聯電纜的 纜芯，接口 Shield—drive接入導聯電纜的屏蔽層；
由OPl、 OP4和OP7及相關元器件構成的3個緩沖放大器，提高后級差動 放大器的輸入阻抗和共模抑制比；
由運放OP2和OP6及相關元器件構成的2個差動放大器分別將導聯接口 Ll 與L0、 L2與L0輸入的電位差信號進行放大；
由運放OP9及相關元器件構成的右腿驅動電路，通過導聯接口 RD經普通 心電圖導聯電纜為孕產婦右腿施加一電壓，以抑制工頻50Hz電場的干擾；
由電阻R42、 R43、 R44和運放OP8構成導聯電纜屏蔽層驅動電路，與普通 心電圖導聯電纜屏蔽層連接，用于減少導聯電纜屏蔽層與纜芯的分布電容對兩 差動放大器輸入阻抗和共模抑制比的影響；
由OP3和OP5及相關元器件構成的驅動放大器c、驅動放大器d對差動放 大器a和差動放大器b傳入的兩路模擬混疊心電信號進一步放大后送入由 74HC4053芯片組成的模擬開關，模擬開關用于系統定標測試時切斷前置放大器 與后級的連接，以便系統正常完成定標工作。端口 CAL Ctrl受DSP控制器控制，當CAL—Ctrl被置成高電平時，其輸出端Chl和Ch2同時被接入模擬地，切 斷了前置放大器與工頻陷波器的連接；當定標工作完成之后，CAL一Ctrl被置成 低電平，前置放大器與工頻陷波器連接，信號通過模擬開關進入下一級工頻陷 波器。
如圖2—2所示，工頻陷波器主要由運放OPl、 OP2、電感VR1、電容C3、 電容C4以及多個電阻相互電連接組成。工頻陷波器電路進一步濾除前置放大器 傳來的模擬混疊心電信號中攜帶的50Hz工頻干擾，以避免工頻干擾對主放大器 產生阻塞。電感VR1可用于調整工頻陷波器的Q值，以減少工頻陷波器對心電 信號中50Hz頻率成分的影響。
如圖2_4所示，主放大器由運放OP3、運放OP4、運放OP5、運放OP6 及相關元器件組成。在系統進行定標測試時，定標信號從OP3的CAL端口注入。 其中，運放OP3與相關元器件連接組成驅動放大電路。運放OP4、 OP5、 OP6 及相關元器件組成有增益的二階低通濾波器，將模擬混疊心電信號放大到AD 轉換器要求的輸入電壓范圍。
如圖2_3所示，所述定標信號發生器采用lmV定標信號發生器電路，該 電路用于提供標準lmV定標信號。該電路受連接DSP控制器IO 口的DSP—CAL 端口控制，當DSP—CAL為低電平時，定標信號發生器工作，為系統測試提供定 標信號，信號從CAL端口注入主放大器。
為了更好地實現本發明目的，在本實施例應用中，FPGA中的內部存儲器 包括4個(緩存區a、緩存區b、緩存區c、緩存區d)，其中，緩存區a、緩存 區b用于緩存從雙通道采集及模數轉換模塊與FPGA之間的數據通道I輸入的 數字混疊心電信號，緩存區c、緩存區d用于緩存從雙通道采集及模數轉換模塊 與FPGA之間的數據通道II輸入的數字混疊心電信號，以實現采用乒乓機制存 儲數字混疊心電信號，避免了 FPGA與雙通道采集及模數轉換模塊、FPGA與 DSP之間高速讀寫數字混疊心電信號數據的沖突；同時FPGA對系統邏輯部分 進行控制，具體為FPGA單元對DSP外接的SDRAM和Flash進行地址譯碼以 及系統復位信號控制、數據和程序讀寫邏輯控制等.。
優選的，上述緩存區a、緩存區b、緩存區c、緩存區D的容量均為1KB。 FPGA還可以外接LED燈，用于數據緩存區存滿數字混疊心電信號數據時， 點亮LED燈以提示數據緩存區寫滿錯誤。為了更好地實現本發明目的，在本實施例應用中，所述DSP的濾波器為
FIR濾波器。
所述DSP外接的STRAM包括4個數據緩存區(緩存區A、緩存區B、緩 存區C、緩存區D)，其中，緩存區A、緩存區B用于緩存從數據存儲及邏輯控 制單元(FPGA)與數字信號處理器(DSP)之間的數據通道x輸入的數字混疊 心電信號，緩存區C、緩存區D用于緩存從數據存儲及邏輯控制單元(FPGA) 與數字信號處理器(DSP)之間的數據通道y輸入的數字混疊心電信號，以實現 采用乒乓機制存儲數字混疊心電信號。
優選的，上述緩存區A、緩存區B、緩存區C、緩存區D容量均為32KB， 且每個緩存區均分為32個1KB的扇區， 一個緩存區有32個扇區。
所述輸出設備為打印設備、存儲設備和終端顯示器中的一種或任意多種， 輸出設備與核心控制處理器(ARM)電連接。
一種用于胎兒心電監護的快速盲源分離胎兒心電檢測方法，如圖3所示， 包括以下步驟
A、 雙通道采集及模數轉換模塊從普通心電圖導聯電纜采集兩路模擬混疊心 電信號，然后依次對兩路模擬混疊心電信號進行過濾工頻信號、放大、模數轉 換，進而將模數轉換后的兩路數字混疊心電信號經兩路數據通道發送到FPGA;
B、 FPGA采用兵乓機制把兩路數字混疊心電信號直接存儲到內部存儲器中， 并采用中斷方式發送中斷信號通知DSP批量讀取數字混疊心電信號；
C、 DSP收到中斷信號后，采用DMA模式批量讀取FPGA內部存儲器中的 數字混疊心電信號，然后采用乒乓機制存儲到DSP所外接的SDRAM中；DSP 采用盲源分離方法對數字混疊心電信號進行盲源分離，然后對分離出的兩組源 信號進行濾波，即可濾除母體心電信號、提取胎兒心電信號，提取所并將胎兒 心電信號采用乒乓機制存儲到DSP所外接的SDRAM中；
D、 ARM采用DMA模式讀取DSP所外接的SDRAM中的胎兒心電信號， 然后存儲到接口控制模塊所外接的SDRAM中；
E、 接口控制模塊控制所外接的SDRAM中的胎兒心電信號輸出到輸出設備。上述方法中，步驟B所述FPGA采用兵乓機制把兩路數字混疊心電信號直
接存儲到內部存儲器中，并采用中斷方式發送中斷信號通知DSP批量讀取數字 混疊心電信號，FPGA針對從數據通道I 、數據通道輸入的數字混疊心電信號均
采用以下具體操作
B-1.FPGA首先檢査當前數據通道所對應的緩存區1滿標志，如果緩存區1 標志為不滿，則將該當前數據通道傳來的數字混疊心電信號存儲在緩沖區l，緩 沖區l的存儲地址遞增l，并累加計數；
B-2.當緩存區1寫滿1KB字節后，設置緩存區1滿的標志，緩存區1結束 存儲數字混疊心電信號，FPGA發送中斷信號通知DSP讀取緩存區1中的數字 混疊心電信號；
B-3.當緩存區l標志為滿，并且被DSP讀取數字混疊心電信號的時候，當 前數據通道傳來的數字混疊心電信號按照上述步驟B-l 、 B-2所述的操作存儲 在當前數據通道所對應的另一個緩沖區，即緩沖區2中，并通知(DSP讀取緩 存區2中的數字混疊心電信號；
B-4當緩存區l、緩存區2標志均為滿時，則點亮FPGA外接的LED燈提 示溢出錯誤。
上述方法中，步驟C所述DSP采用DMA模式批量讀取FPGA內部存儲器 中的數字混疊心電信號，然后采用乒乓機制存儲到DSP所外接的SDRAM中，
DSP針對從數據通道u、數據通道n輸入的數字混疊心電信號均采用以下具體
操作
C-a.DSP收到中斷信號后，首先檢査當前數據通道所對應的緩存區滿標志， 如果緩存區x標志為不滿，則通過DMA方式讀取當前數據通道傳來的1KB數 字混疊心電信號并存儲在緩沖區x的一個未滿的扇區中，存儲完畢后，檢查是 否已經寫完該當前數據通道緩存區；
C-b.如果寫入地址指針沒有指向該當前數據通道緩存區x的區尾，則地址 累加，指向緩存區x的下一個扇區；否則，置該當前數據通道有待處理數據標 志有效，并把該當前數據通道所對應的另外一個緩存區y置為未滿，寫入指針 指向緩存區y的區頭，當前數據通道傳來的數字混疊心電信號按照上述步驟C-a 所述的操作存儲在緩沖區y;
當當前數據通道以及另一個數據通道的有待處理數據標志都有效的時候，DSP從置有待處理數據標志的兩個緩存區讀取數據，然后，將兩個數據通道的 有待處理數據標志清除，并進行下一步盲源分離的操作。
上述方法中，步驟C所述DSP采用盲源分離方法對數字混疊心電信號進行 盲源分離，該盲源分離方法是基于混疊信號的數學模型，模型表述為 xW = As(0，式中，t表示采樣時間，S(0 = "O2(0，"'A(0f為源信號矢量， x(^"(,)，X2(,)，…，x^))r為觀測信號矢量，A為未知的附x"的混疊矩陣，符號('f 表示矩陣的轉置，盲源分離方法如圖4所示，步驟如下
C-l.對兩路數字混疊心電信號"w ，進行白化，將兩路數字混疊心
電信號轉化為兩路不相關的混疊心電信號，即兩路白化混疊心電信號^W、 x^);其操作過程是尋找一個白化矩陣，對《G) ， 進行一個線性的變換， 以便進行分離，白化矩陣的計算流程如圖4_1所示
C-l-l.對信號的二階矩運算，得到信號的協方差矩陣C:E[^)x^)]，具體
的步驟是先分別計算《G)， 的方差，作為協方差矩陣的對角線元素，
然后求《G) ， 的互二階矩得到非對角線元素，該協方差矩陣為對角矩陣；
C-1-2.對上面的協方差矩陣進行特征值分解C:VDV 其中矩陣V為正交 矩陣，即VV、1，矩陣D為對角陣，它表示矩陣V與其轉置的乘積為單位矩陣， 矩陣I為單位矩陣；
C-1-3.在得到正交矩陣V后，對對角矩陣D的對角元素開平方后在倒數一個 新矩陣，記為D—l而后得到白化矩陣Q:VDl;
C-1-4.對混疊信號進行線性變換，得到白化信號xG) —Qx(G，白化矩陣的元 素為仏!、 "u《2、 ％，經正交變換Q后，得到的白化信號x(O滿足可^ )] = 1，
其中新的兩路白化混疊心電信號、 JC;(O ， X;(0 — ^X々)+ ^X2(0 ，
c-2.計算x〖w、 ^(,)的最小值11，=^11{乂11(,)}, x2mm=i^n{x;(o}，對x&)、 x;(o進行位置移動以分別將x;(o、 x;(o的最小值轉化為o，獲得兩路移動后的
白化混疊心電信號，即^W —xjW —x'，，該位置移動的計算流程圖如圖4一2
x2(o"2(o-x2,min
所示
C畫2畫l.分別求x;(O、 x;(,)的最小值x^,m^x;(W， x2，=r^ng(0}，即在信
號的整個樣本里尋找最小值；c-2 -2.對x;w、 x;(,)分別減去它們的最小值，使得它們為非負信號。即兩
路移動后的白化混疊心電信號1")卩1")一、皿，在每個時刻上進行減法。
x2(0 —x2(0 — x2min
C-3.如圖 4 一 2 所示，計算x,2(0 、 x&)的最大值 xlmax =111^{々(/)}, x2max :mpx(xf(W ， 根據兩個最大值計算旋轉角度
A^an-1(^^)，根據旋轉角度在坐標面上對《(,)、x^)進行旋轉，獲得第一
次旋轉后的混疊心電信號x&)、 x23(,);
C-4.如圖 4 _ 3 所示，計算x&) 、 x23(r)的最大值 xf， =m,aX{x,3(0}， x23max =mpc{x23(0}， 根據兩個最大值計算旋轉角度
A二taiT1(4^)，根據旋轉角度在坐標面上對x&)、 x^)進行旋轉，獲得第二
次旋轉后的兩路混疊心電信號x^)、 x24(r)，分離出第一個源信號x^)，其中， x; (/)仨x (0 sin A + x(0 cos / 2;
C-5.計算x^)、 x^)的去相關性系數"，其中，"=可 )]，對x&)進
行去相關，即可分離出第二個源信號xf(r)，其中《(0 = <(0-"124(0，具體操作 如圖4一4所示
C-5-1.計算x，(0與x^)的互相關函數可^(0《(0]，該公式體現了信號的互功
率；
C-5-2.計算信號x&)的二階矩M《W2]，這個公式表述了了信號的功率；計 算去相關性的系數"=^^。
由此可以計算得到第二個源信號，—x&)-"《(0， xf(/)為分離的第二個 源信號。
上述分離方法中分離出來的第二個源信號A^)、第一個源信號《《，由于胎
兒心率通常在120次/min 160次/min，是成人心率(60次/min 100次/min) 的2倍以上，并且，成人心率信號一般強于胎兒心率信號，因此，通過終端顯 示器，可以判斷確定胎兒心電信號。
上述實施例為本發明較佳的實施方式，但本發明的實施方式并不受上述實 施例的限制，其他的任何未背離本發明的精神實質與原理下所作的改變、修飾、 替代、組合、簡化，均應為等效的置換方式，都包含在本發明的保護范圍之內。
19
權利要求
1、快速盲源分離胎兒心電檢測儀，其特征在于包括雙通道采集及模數轉換模塊、自帶內部存儲器的數據存儲及邏輯控制單元、用于盲源分離的數字信號處理器、核心控制處理器以及輸出設備；其中，所述雙通道采集及模數轉換模塊的輸入端與普通心電圖導聯電纜電連接，雙通道采集及模數轉換模塊的兩輸出端通過兩路數據通道與數據存儲及邏輯控制單元電連接，數據存儲及邏輯控制單元通過兩路數據通道與數字信號處理器電連接，數字信號處理器還依次與核心控制處理器以及輸出設備電連接；所述數字信號處理器設置有互相電連接的盲源分離模塊和濾波器，同時，所述數字信號處理器和核心控制處理器均外接有程序存儲器和數據存儲器。
2、 根據權利要求1所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述雙通道采集及模數轉換模塊包括前置放大器、兩路濾波放大電路、定標信號 發生器、定標信號控制接口和2個AD轉換器，兩路濾波放大電路均由工頻陷 波器與主放大器電連接組成，所述前置放大器與普通心電圖導聯電纜電連接， 前置放大器的兩個輸出端各與1個濾波放大電路中的工頻陷波器電連接，兩路 濾波放大電路中的主放大器同時與定標信號發生器電連接，兩路濾波放大電路 中的主放大器各與1個AD轉換器電連接，定標信號控制接口通過數據存儲及 邏輯控制單元與數字信號處理器電連接。
3、 根據權利要求2所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述2個AD轉換器均采用大于10bit采樣精度的模數轉換器。
4、 根據權利要求2所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述前置放大器包括差動放大器a、差動放大器b、驅動放大器c、驅動放大器d、 用于抑制工頻干擾的右腿驅動電路、模擬開關以及導聯電纜屏蔽層驅動電路， 其中所述差動放大器a和差動放大器b均設置有用于提高差動放大器的輸入 阻抗和共模抑制比的緩沖放大器；差動放大器a分別與右腿驅動電路、導聯電 纜屏蔽層驅動電路、驅動放大器c電連接；差動放大器b分別與右腿驅動電路、 導聯電纜屏蔽層驅動電路、驅動放大器d電連接；驅動放大器c、驅動放大器d 同時與模擬開關電連接；模擬開關與定標信號控制接口電連接；右腿驅動電路 通過普通心電圖導聯電纜與孕產婦右腿導通；導聯電纜屏蔽層驅動電路與普通 心電圖導聯電纜屏蔽層連接。
5、 根據權利要求1所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述輸出設備為打印設備、存儲設備和終端顯示器中的一種或任意多種。
6、 快速盲源分離胎兒心電檢測方法，其特征在于，包括以下步驟-A、 雙通道采集及模數轉換模塊從普通心電圖導聯電纜采集兩路模擬混疊心電信號，然后依次對兩路模擬混疊心電信號進行過濾工頻信號、放大、模數轉 換，進而將模數轉換后的兩路數字混疊心電信號經兩路數據通道發送到數據存儲及邏輯控制單元；B、 數據存儲及邏輯控制單元把兩路數字混疊心電信號存儲到內部存儲器 中，并采用中斷方式發送中斷信號通知數字信號處理器批量讀取數字混疊心電 信號；C、 數字信號處理器收到中斷信號后，采用直接內存訪問模式批量讀取數據 存儲及邏輯控制單元內部存儲器中的數字混疊心電信號，然后存儲到該數字信 號處理器所外接的數據存儲器中；數字信號處理器采用盲源分離方法對數字混 疊心電信號進行盲源分離，然后對分離出的兩組源信號進行濾波，即可濾除母 體心電信號、提取胎兒心電信號，提取所并將胎兒心電信號到該數字信號處理 器所外接的數據存儲器中；D、 核心控制處理器采用DMA模式讀取數字信號處理器所外接的數據存儲 器中的胎兒心電信號，然后存儲到接口控制模塊所外接的數據存儲器中；E、 接口控制模塊控制所外接的數據存儲器中的胎兒心電信號輸出到輸出設備。
7、 根據權利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于 步驟B所述數據存儲及邏輯控制單元把兩路數字混疊心電信號存儲到內部存儲 器，是采用乒乓機制進行存儲。
8、 根據權利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于-步驟C所述數字信號處理器存儲數字混疊心電信號以及胎兒心電信號，均是采用乒乓機制進行存儲。
9、 根據權利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于 步驟C所述數字信號處理器采用盲源分離方法對數字混疊心電信號進行盲源分離，該盲源分離方法具體如下9-1.對兩路數字混疊心電信號義(0 ， 進行白化，其中，t表示采樣時間，將兩路數字混疊心電信號轉化為兩路不相關的混疊心電信號，即兩路白化混疊心電信號x;(r)、 x;(0;9-2.計算兩路白化混疊心電信號x,1(0、 4(/)的最小值，對兩路白化混疊心 電信號進行位置移動以分別將兩路白化混疊心電信號的最小值轉化為0，獲得 兩路移動后的白化混疊心電信號x力)、9-3.計算兩路移動后的白化混疊心電信號^2(/)、 g(r)的最大值，根據兩個 最大值計算旋轉角度，根據旋轉角度在坐標面上對步驟10-2獲得的兩路移動 后的白化混疊心電信號進行旋轉，獲得第一次旋轉后的混疊心電信號;cf(O、;9-4.計算第一次旋轉后的混疊心電信號<(,)、S(O的最大值，根據兩個最 大值計算旋轉角度，根據旋轉角度在坐標面上對步驟10-3獲得的兩路第一次 旋轉后的白化混疊心電信號進行旋轉，獲得第二次旋轉后的兩路混疊心電信號 ^W、《(O，即可分離出第一個源信號x^);9-5.計算第二次旋轉后的兩路混疊心電信號<(,)、《(O的去相關性系數"，對第二次旋轉后的混疊心電信號^(0進行去相關，即可分離出第二個源信 號xf(/)。
全文摘要
本發明為快速盲源分離胎兒心電檢測儀及檢測方法，包括雙通道采集及模數轉換模塊、自帶內部存儲器的FPGA、用于盲源分離的DSP、ARM以及輸出設備，雙通道采集及模數轉換模塊與普通心電圖導聯電纜電連接，雙通道采集及模數轉換模塊通過兩路數據通道與FPGA電連接，FPGA通過兩路數據通道與DSP電連接，DSP還依次與ARM以及輸出設備電連接；DSP和ARM均外接有程序存儲器和數據存儲器。本發明采用高速采集和處理架構，實時從混疊心電信號中檢測出胎兒心電信號，采用盲源分離的方法，解決了母親心電信號和胎兒心電信號時域和頻域相互重疊難以分離的問題，高效準確的提取出胎兒心電信號用于診斷。
文檔編號A61B5/0444GK101513345SQ20081022048
公開日2009年8月26日 申請日期2008年12月26日 優先權日2008年12月26日
發明者傅予力, 劉震宇, 楊祖元, 坤 蔡, 侃 謝, 謝勝利 申請人:華南理工大學