半導體裝置的制作方法

專利名稱：半導體裝置的制作方法
技術領域：
本發明涉及一種半導體裝置中的電容成分分離測量方法及具有該功能的TEG模式。
背景技術：
在高性能的LSI的設計開發中，高精度地提取(測量)配置在LSI內的半導體元件的特性，非常重要，需要對其提取方法(測量方法)及TEG(Test Element Group)進行最佳設計。
近年來，伴隨著半導體元件的細微化，由交調失真造成的噪聲、密勒電容造成的延遲劣化的影響正日益顯著，因此，即使在半導體裝置的特性中，也要求高精度地提取每個布線及半導體層等導體部件的電容成分。
于是，專利文獻1公布的寄生電容的提取手法，早已廣為人知。該手法的目的在于，將布線間電容C12和C13分離后測量。
圖7是表示專利文獻1公布的旨在測量寄生電容的電容測量電路結構的電路圖。
如該圖所示，將PMISFET101(P-type Metal Insulator SemiconductorField Effect Transistor)和NMISFET102(N-type Metal InsulatorSemiconductor Field Effect Transistor)串聯連接，將PMISFET101和NMISFET102的各漏極通過節點N1，與布線W1連接。PMISFET101的源極與供給電源電壓Vdd的電源端子盤(pad)PST連接，NMISFET102的源極與接地端子盤GND(電壓Vss)連接。PMISFET101的柵極與充電用端子盤111連接，NMISFET102的柵極與放電用端子盤112連接。另外，還設置著配置在布線W1的上層，從平面圖上看，是與布線W1交差的布線W2，和基本上與布線W1平行延伸，從平面圖上看，是與布線W2交差的布線W3。布線W2通過節點N2及NMISFET103，與第1電流測量用端子盤113連接，布線W3通過節點N3及NMISFET104，與第2電流測量用端子盤114連接。NMISFET103、104的各柵極與電流監測用端子盤115連接。而且，使第1、第2電流測量用端子盤113、114與電流表121、122的探頭接觸，成為能夠測量電流I1、I2的結構。在電流表121、122的探頭與電流測量用端子盤113、114接觸的時候，NMISFET103、104的源極被固定為0V。
另外，布線W2通過NMISFET105，與接地端子盤GND連接，布線W3通過NMISFET106，與接地端子盤GND連接。
在這里，將布線W1和布線W2之間的電容，作為C12；將布線W1和布線W3之間的電容，作為C13；將布線W2和布線W3之間的電容，作為C23。所謂電容C12，是向布線W1外加電壓時，用外加的電壓除布線W2上感應的電荷的值。所謂電容C13，則是向布線W1外加電壓時，用外加的電壓除布線W3上感應的電荷的值。
圖8是表示圖7所示的電容測量電路的動作的時序圖。現在參照圖8，對現有技術的電容測量電路的電路動作作一介紹。
首先，將電源電壓Vdd固定成電壓Vcc，將接地電壓Vss固定成0V。并且，充電用電壓V111和放電用電壓V112，切換成電壓Vdd或電壓Vcc，以便無論在什么時候，使PMISFET101或NMISFET102雙方不會都處于ON狀態。但存在著PMISFET101、NMISFET102的雙方都成為OFF狀態的時刻。所以，不會產生貫通PMISFET101及NMISFET102的雙方的電流。
然后，在時刻t0～t1之間，放電用電壓V112成為電壓Vcc，NMISFET102、105、106處于ON狀態，所以，節點N1、N2、N3的電位，固定成接地電壓Vss。
在時刻t1～t2之間，所有的MISFET101、102、103、104、105、106都成為OFF狀態。
在時刻t2～t3之間，由于PMISFET101及NMISFET102處于OFF狀態，NMISFET103、104處于ON狀態，所以是能夠監測電流的狀態。
在時刻t3～t4之間，由于PMISFET101是ON狀態，所以電荷從布線W1感應到布線W2、W3。于是，通過使用電流表121、122監測電流，從而能測量電容C12、C13、C23。在從該時刻t3到t4的時間，被設定得足夠大，確保電荷被布線W1感應后，能通過電流表121、122監測其電流。
在時刻t4～t5之間，PMISFET101處于OFF狀態。
在時刻t5～t6之間，所有的MISFET處于OFF狀態，成為不能監測電流的狀態。
在時刻t6～t7之間，進行與時刻t0～t1之間相同的動作，以后周期性地反復進行上述時刻t1～t7的動作。
在這里，利用具有該電路的測量裝置觀測的，是由電流表121、122各自測到的電流I1、I2的時間平均值。如果設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t0到t7的時間)，則下例關系式(1)、(2)成立I1＝C12·Vcc·f (1)I2＝C13·Vcc·f (2)利用關系式(1)、(2)，可由下述關系式(3)、(4)求出測量電容值C12、C13C12＝I1/(Vcc·f)(3)C13＝I2/(Vcc·f)(4)現有技術的這種方法的特點是不需要消去晶體管的寄生電容，可以直接測量所需的電容C12、C13。
專利文獻1USP6,300,765B1可是，在現有技術的這種方法中，存在著下述缺點。
(1)使用圖7所示的電路模式，不能測量圖7所示的布線W2和布線W3之間的電容值C23；(2)即使使用圖7所示的電路模式，也不能測量向布線W2外加電壓時，布線W1感應的電荷，以及向布線W3外加電壓時，布線W1感應的電荷；(3)與可以測量的項目相比，端子盤的數量太多，一般地說，端子盤面積約為100μm×100μm左右，所以帶來半導體裝置的占用面積增大。
另外，作為與缺點(2)有關聯的事項，還存在不能測量出MIS電容中的Cgd(＝dQg/dVd；Qg柵極電荷，Vd漏極電壓)與Cdg(＝dQd/dVg；Qd漏極電荷，Vg柵極電壓)的差異這個問題。

發明內容
本發明的目的，就是要提供具有可以將電容成分分離開后進行測量的電容測量電路的半導體裝置。
本發明的半導體裝置，在有第1～第3導體部件時，具有將第1導體部件和第2導體部件通過開關晶體管而與共同的充電用電壓供給部連接，通過開關晶體管，將第2、第3導體部件與電流取出部連接的電容測量電路。
這樣，不僅能測量第1導體部件-第2導體部件之間的寄生電容、和第1導體部件-第3導體部件之間的寄生電容，而且還能測量第2導體部件-第3導體部件之間的寄生電容。另外，與電容測量電路對應的半導體芯片上的端子盤數量，由于用2個分別與充電電壓供給部和電流取出部連接的端子盤即可，所以能減少半導體裝置整體的端子盤數量。
另外，因可以將所有的導體部件充電和放電，所以也能測量給第2導體部件充電時在第2導體部件-第1導體部件之間產生的的寄生電容，以及給第3導體部件充電時在第3導體部件-第1導體部件之間產生的的寄生電容等。
最好設置放電部，在測量2個導體部件之間的寄生電容的期間，將不測量寄生電容的導體部件放電。
第1～第3的導體部件，既可以都是布線，還可以是MISFET的源極·漏極區或、基板區域及柵電極。是后者時，由于具有三重阱的構造，所以可以降低電容測量時的噪聲的影響。
由于采用比供給控制電路的電源電壓低的電源電壓，使充電用電壓供給部動作，所以可以抑制在測量模擬量的電容中的基板噪聲的影響。
由于設置了旨在產生頻率比外部時鐘脈沖信號高的時鐘脈沖信號的振蕩器，所以可以在控制電路中產生波形；由于設置了分頻器，所以可以輕而易舉地在外部監測頻率。


圖1是表示第1實施方式涉及的半導體裝置中配置的電容測量電路的結構的電路圖。
圖2是表示使用電容測量電路測量電容時，由控制電路輸出的、外加給各MISFET的各柵極的柵偏壓的時間變化的時序圖。
圖3是表示第2實施方式涉及的半導體裝置中配置的電容測量電路的結構的電路圖。
圖4是第2實施方式的半導體裝置的剖面圖。
圖5是表示第3實施方式涉及的半導體裝置中配置的電容測量電路的結構的電路圖。
圖6是表示第4實施方式涉及的半導體裝置中配置的電容測量電路的結構的電路圖。
圖7是表示專利文獻1公開的旨在測量寄生電容的電容測量電路的結構的電路圖。
圖8是表示現有技術的電容測量電路的動作的時序圖。
圖中1～3-PMISFET；4～9-NMISFET；31-控制電路；32-振蕩器；33-分頻器；41-電流監測用端子盤；42-控制信號輸入端子盤；43-頻率監測用端子盤；45-電流表；G1～G9-柵極；51-P阱；52-深N阱；53-P阱；54-N阱；55-元件分離區域；56-源·漏區域；58-源·漏區域；61-柵電極；62-柵電極；PST-電源端子盤；GND-接地端子盤；W1～W3-布線(導體部件)。
具體實施例方式
(第1實施方式)圖1是表示第1實施方式涉及的半導體裝置(LSI)中配置的電容測量電路的結構的電路圖。在本實施方式的半導體裝置中的電容測量電路，采用測量電容被測量部——3個導體部件彼此之間的各電容(寄生電容)的結構。
如圖1所示，在本實施方式的半導體裝置中的電容被測量部中，分別隔著絕緣膜相對而設了3個導體部件。3個導體部件是布線W1(第1導體部件)，和配置在布線W1的上層，從平面圖上看，是與布線W1交差的布線W2(第2或第3導體部件)，和基本上與布線W1平行延伸，從平面圖上看，是與布線W2交差的布線W3(第3或第2導體部件)。在這里，將布線W1和布線W2之間的電容，作為C12、C21；將布線W1和布線W3之間的電容，作為C13、C31；將布線W2和布線W3之間的電容，作為C23、C32。所謂電容C12，是向布線W1外加電壓時，用外加的電壓除布線W2上感應的電荷的值。所謂電容C21，是向布線W2外加電壓時，用外加的電壓除布線W1上感應的電荷的值。所謂電容C13，則是向布線W1外加電壓時，用外加的電壓除布線W3上感應的電荷的值。所謂電容C31，是向布線W3外加電壓時，用外加的電壓除布線W1上感應的電荷的值。所謂電容C23，是向布線W2外加電壓時，用外加的電壓除布線W3上感應的電荷的值。所謂電容C32，是向布線W3外加電壓時，用外加的電壓除布線W2上感應的電荷的值。
在電容測量電路中，配置著相互并聯配置的3個PMISFET1、2、3(充電用開關晶體管)，和分別與各PMISFET1、2、3串聯的3個NMISFET4、5、6(放電用開關晶體管)。PMISFET1、2、3的源極，經過充電用電壓供給部，與供給電源電壓Vdd的電源端子盤PST共同連接，NMISFET4、5、6的源極，經過放電部，與接地端子盤GND(電壓Vss)共同連接。PMISFET1及NMISFET4的漏極和布線W1，通過節點N1互相連接。PMISFET2及NMISFET5的漏極和布線W2，通過節點N2互相連接。PMISFET3及NMISFET6的漏極和布線W3，通過節點N3互相連接。
就是說，布線W1通過PMISFET1，與充電用電壓供給部及電源端子盤PST連接；布線W2通過PMISFET2，與充電用電壓供給部及電源端子盤PST連接；布線W3通過PMISFET3，與充電用電壓供給部及電源端子盤PST連接。
此外，雖然圖中未示出，但電源端子盤PST還與各PMISFET1、2、3的活性區域(基板區域)連接，接地端子盤GND還與各NMISFET4、5、6、7、8、9的活性區域(基板區域)連接，分別將電位給予基板。
另外，布線W1通過節點N1及NMISFET7(第3電流測量用開關晶體管)，經過電流取出部，與電流監測用端子盤41連接。布線W2通過節點N2及NMISFET8(第1或第2電流測量用開關晶體管)，經過電流取出部，與電流監測用端子盤41連接。布線W3通過節點N3及NMISFET9(第2或第1電流測量用開關晶體管)，經過電流取出部，與電流監測用端子盤41連接。就是說，各布線W1、W2、W3都經過共同的電流取出部，與電流監測用端子盤41連接，再使電流監測用端子盤41與電流表45的探頭接觸，從可形成能夠測量電流I的結構。此外，電流表45的出口側被固定為接地(0V)。
在電源端子盤PST(電壓Vdd)和接地端子盤GND(電壓Vss)之間，控制電路31和、生成頻率比外部的時鐘脈沖信號高的高頻時鐘脈沖信號的振蕩器部32及分頻器33相互并聯。控制電路31，與振蕩器部32生成的高頻時鐘脈沖信號Clk同步動作，同時按照控制信號輸入端子盤42輸入的控制信號Sct，向各MISFET1～9的各柵極G1～G9外加ON·OFF切換用偏壓。另外，由振蕩器32輸出的高頻信號，輸入給分頻器33的輸入部，分頻器33的輸出部與頻率監測用端子盤43連接。
采用本實施方式的半導體裝置后，在電容測量電路中，第1導體部件——布線W1，通過充電用開關晶體管——PMISFET1，與充電用電壓供給部連接；第2導體部件——布線W2(或W3)及第3導體部件——布線W3(或W2)，分別通過電流測量用開關晶體管——NMISFET8、9，與電流取出部連接；而且，第2導體部件——布線W2(或W3)，通過充電用開關晶體管——PMISFET2(或3)，與充電用電壓供給部連接。所以，在測量布線W1-W2間的電容C12、W1-W3間的電容C13的基礎上，還可以測量布線W2-W3間的電容C23(或W3-W2間的電容C32)。
進一步，由于在布線W2、W3通過充電用開關晶體管——PMISFET2、3，與充電用電壓供給部連接的同時，布線W1通過電流測量用開關晶體管——NMISFET7，與電流取出部連接，所以正如后文所述，可以將布線W1-W2間的電容C12、C21和布線W1-W3間的電容C13、C31和布線W2-W3間的電容C23、C32等3條布線W1、W2、W3之間的所有電容成分分離開后進行測量。
進—步，布線W1、W2、W3，分別通過放電用晶體管——NMISFET7、8，經過放電部，與接地端子盤連接，所以在測量2條布線間的電容的狀態下，可以將與測量電容無關的布線的電位固定起來，防止因受到與測量電容無關的布線的影響而造成的電容測量精度下降。
在本實施方式的電容測量電路中，具有下述優點由于內置振蕩器32，所以可以將比外部時鐘脈沖信號高的高頻時鐘脈沖信號外加給控制電路31，在控制電路31中產生波形；由于內置分頻器33，所以可以在外部輕而易舉地進行頻率監測。
圖2是表示使用電容測量電路測量電容時，由控制電路31輸出的外加給各MISFET1～9的各柵極G1～G9的柵偏壓Vg1～Vg9的時間變化的時序圖。在該圖中，T12表示監測電容C12的期間，T13表示監測電容C13的期間，T21表示監測電容C21的期間，T23表示監測電容C23的期間，T31表示監測電容C31的期間，T32表示監測電容C32的期間。雖然圖2中沒有示出，但電源電壓Vdd被固定為Vcc接地電壓Vss被固定為0V。
——在期間T12中的控制——首先，在時刻t10，NMISFET4、5、6的柵偏壓Vg4、Vg5、Vg6全部是H電平，所以NMISFET4、5、6是ON狀態。PMISFET、2、3的柵偏壓Vg1、Vg2、Vg3全部是H電平，所以NPMISFET1、2、3是OFF狀態。NMISFET7、8、9的柵偏壓Vg7、Vg8、Vg9全部是L電平，所以NMISFET7、8、9是OFF狀態。這時，由于NMISFET4、5、6是ON狀態，PMISFET1、2、3是OFF狀態，所以節點N1、N2、N3的電荷全部被接地釋放。
在時刻t11，NMISFET4、5的柵偏壓Vg4、Vg5變成L電平，所以NMISFET4、5成為OFF狀態。所以節點N1、N2與接地端子盤GND的連接斷開。
接著，在時刻t12，NMISFET8的柵偏壓Vg8變成H電平，NMISFET8成為ON狀態。所以布線W2，通過節點N2，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t13，PMISFET1的柵偏壓Vg81變成L電平，PMISFET1成為ON狀態。所以布線W1，通過節點N2，與電源端子盤PST成為導通狀態，布線W1被充電。
因此，在時刻t13～t14的期間，使電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t10到t17的時間)，則根據下列關系式(4)，在向布線W1外加電壓Vcc時，可以由相當于被布線W2感應的電荷的電流I，測量出布線W1和W2之間的電容值C12。
C12＝I/(Vcc·f) (4)此外，在這之后，在時刻t14、t15、t16、t17，分別進行與t13、t12、t11、t10相反的動作，使柵偏壓變化，最后在時刻t17時，返回與時刻t10相同的控制狀態。
在期間T12中，PMISFET1和NMISFET4或NMISFET7不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND中。另外，在期間T12中，PMISFET2、3是常開狀態，所以布線W2、W3不會被電壓Vcc充電。進而，在期間T12中，NMISFET7、9是常開狀態，所以節點N1、N3不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W1、W3的電流。另外，在期間12中，NMISFET6的柵偏壓Vg6一直保持H電平，所以，NMISFET6的是常閉狀態，節點N3的電位被固定為0V，因此與布線W3有關的電容不會被測到。
——在期間T13中的控制——首先，在時刻t20，各MISFEI1～9的柵偏壓Vg1～Vg9，分別是與期間T12中的時刻t10相同的電壓電平。
在時刻t21，NMISFETI4、6的柵偏壓Vg4、Vg6變成L電平，NMISFET4、6成為OFF狀態，所以節點N1、N3與接地端子盤GND斷開。
接著，在時刻t22，NMISFET9的柵偏壓Vg9變成H電平、NMISFEI9成為ON狀態，所以布線W3通過節點N3，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t23，PMISFET1的柵偏壓Vg1變成L電平，PMISFEI1成為ON狀態，所以布線W1通過節點N1，與電源端子盤PST成為導通狀態，布線W1被充電。
因此，在時刻t23～t24的期間，電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t20到t27的時間)。根據下列關系式(5)，可在向布線W1外加電壓Vcc時，由相當于布線W3感應的電荷的電流I，測量出布線W1和W3之間的電容值C13。
C13＝I/(Vcc·f) (5)此外，在這之后，在時刻t24、t25、t26、t27，分別進行與時刻t23、t22、t21、t20相反的動作，使柵偏壓變化，最后在t27返回和t20相同的控制狀態。
在期間T13中，PMISFET1和NMISFET4或NMISFET7不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND。另外，在期間t13中，PMISFET2、3是常開狀態，所以布線W2、W3不會被電壓Vcc充電。進一步，在期間T13中，NMISFET7、8是常開狀態，所以節點N1、N2不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W1、W2的電流。另外，在期間T13中，NMISFET5的柵偏壓Vg5一直是H電平，所以NMISFET5是常閉狀態，節點N2的電位固定為0V，所以測量不到與布線W2有關的電容。
——在期間T21中的控制——首先，在時刻t30，各MISFEI1～9的柵偏壓Vg1～Vg9，分別是與期間T12中的時刻t10相同的電壓電平。
在時刻t31，NMISFETI4、5的柵偏壓Vg4、Vg5變成L電平，NMISFET4、5成為OFF狀態，所以節點N1、N3與接地端子盤GND斷開。
接著，在時刻t32，NMISFET7的柵偏壓Vg7變成H電平、NMISFEI7成為ON狀態，所以布線W3通過節點N3，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t33，PMISFET2的柵偏壓Vg2變成L電平，PMISFEI2成為ON狀態，所以布線W2通過節點N2，與電源端子盤PST成為導通狀態，布線W2被充電。
因此，在時刻t33～t34的期間，電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t30到t37的時間)，根據下列關系式(6)，可在向布線W2外加電壓Vcc時，由相當于布線W1感應的電荷的電流I，測量出布線W2和W3之間的電容值C21。
C21＝I/(Vcc·f)(6)此外，在這之后，在時刻t34、t35、t36、t37，分別進行與時刻t33、t32、t31、t30相反的動作，使柵偏壓變化，最后在t37返回和t30相同的控制狀態。
在期間T21中，PMISFET2和NMISFET5或NMISFET8不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND。另外，在期間T21中，PMISFET1、3是常開狀態，所以布線W1、W3不會被電壓Vcc充電。進一步，在期間T21中，NMISFET7、9是常開狀態，所以節點N1、N3不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W1、W3的電流。另外，在期間T21中，NMISFET6的柵偏壓Vg6一直是H電平，所以NMISFET6是常閉狀態，節點N3的電位固定為0V，所以測量不到與布線W3有關的電容。
——在期間T23中的控制——首先，在時刻t40，各MISFEI1～9的柵偏壓Vg1～Vg9，分別是與期間T12中的時刻t10相同的電壓電平。
在時刻41，NMISFETI5、6的柵偏壓Vg5、Vg6變成L電平，NMISFET5、6成為OFF狀態，所以節點N2、N3與接地端子盤GND斷開。
接著，在時刻t42，NMISFET9的柵偏壓Vg9變成H電平，NMISFEI9成為ON狀態，所以布線W3通過節點N3，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t43，PMISFET2的柵偏壓Vg2變成L電平，PMISFEI2成為ON狀態，所以布線W2通過節點N2，與電源端子盤PST成為導通狀態，布線W1被充電。
因此，在時刻t43～t44的期間，電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t40到t47的時間)。根據下列關系式(7)，可在向布線W2外加電壓Vcc時，由相當于布線W3感應的電荷的電流I，測量出布線W2和W3之間的電容值C23。
C23＝I/(Vcc·f)(7)此外，在這之后，在時刻t44、t45、t46、t47，分別進行與時刻t43、t42、t41、t40相反的動作，使柵偏壓變化，最后在t47返回和t40相同的控制狀態。
在期間T23中，PMISFET2和NMISFET5或NMISFET8不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND。另外，在期間T23中，PMISFET1、3是常開狀態，所以布線W1、W3不會被電壓Vcc充電。進一步，在期間T23中，NMISFET7、8是常開狀態，所以節點N1、N2不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W1、W2的電流。另外，在期間T23中，NMISFET4的柵偏壓Vg4一直是H電平，所以NMISFET4是常閉狀態，節點N1的電位固定為0V，所以測量不到與布線W1有關的電容。
——在期間T31中的控制——首先，在時刻t50，各MISFEI1～9的柵偏壓Vg1～Vg9，分別是與期間T12中的時刻t10相同的電壓電平。
在時刻t51，NMISFETI4、6的柵偏壓Vg4、Vg6變成L電平，NMISFET4、6成為OFF狀態，所以節點N1、N3與接地端子盤GND斷開。
接著，在時刻t52，NMISFET7的柵偏壓Vg7變成H電平，NMISFEI7成為ON狀態，所以布線W1通過節點N1，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t53，PMISFET3的柵偏壓Vg3變成L電平，PMISFEI3成為ON狀態，所以布線W3通過節點N3，與電源端子盤PST成為導通狀態，布線W3被充電。
因此，在時刻t53～t54的期間，電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t50到t57的時間)。根據下列關系式(8)，可在向布線W3外加電壓Vcc時，由相當于布線W1感應的電荷的電流I，測量出布線W3和W1之間的電容值C31。
C31＝I/(Vcc·f) (8)此外，在這之后，在時刻t54、t55、t56、t57，分別進行與時刻t53、t52、t51、t50相反的動作，使柵偏壓變化，最后在t57返回和t50相同的控制狀態。
在期間T31中，PMISFET3和NMISFET6或NMISFET9不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND。另外，在期間T31中，PMISFET1、2是常開狀態，所以布線W1、W2不會被電壓Vcc充電。進一步，在期間T31中，NMISFET8、9是常開狀態，所以節點N2、N3不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W2、W3的電流。另外，在期間T31中，NMISFET5的柵偏壓Vg5一直是H電平，所以NMISFET5是常閉狀態，節點N2的電位固定為0V，所以測量不到與布線W2有關的電容。
——在期間T32中的控制——首先，在時刻t60，各MISFEI1～9的柵偏壓Vg1～Vg9，分別是與期間T12中的時刻t10相同的電壓電平。
在時刻t61，NMISFETI5、6的柵偏壓Vg5、Vg6變成L電平，NMISFET5、6成為OFF狀態，所以節點N2、N3與接地端子盤GND斷開。
接著，在時刻t62，NMISFET8的柵偏壓Vg8變成H電平，NMISFEI8成為ON狀態，所以布線W2通過節點N2，與電流監測用端子盤41成為導通狀態。
再接著，在時刻t63，PMISFET3的柵偏壓Vg3變成L電平，PMISFEI3成為ON狀態，所以布線W3通過節點N3，與電源端子盤PST成為導通狀態，布線W3被充電。
因此，在時刻t63～t64的期間，電流監測用端子盤41與電流表45的探頭接觸，測量電流I。設柵極輸入波形的頻率為f(＝1/T)(T是從時刻t60到t67的時間)。根據下列關系式(9)，可在向布線W3外加電壓Vcc時，由相當于布線W1感應的電荷的電流I，測量出布線W3和W2之間的電容值C32。
C32＝I/(Vcc·f) (9)此外，在這之后，在時刻t64、t65、t66、t67，分別進行與時刻t63、t62、t61、t60相反的動作，使柵偏壓變化，最后在t67返回和t60相同的控制狀態。
在期間T32中，PMISFET3和NMISFET6或NMISFET9不會同時成為ON狀態，所以來自電源端子盤PST的穿透電流不會流入電流監測用端子盤41及接地端子盤GND。另外，在期間T32中，PMISFET1、2是常開狀態，所以布線W1、W2不會被電壓Vcc充電。進一步，在期間T32中，NMISFET7、9是常開狀態，所以節點N1、N3不會與電流監測用端子盤41成為導通狀態，測量不到來自布線W1、W3的電流。另外，在期間T32中，NMISFET4的柵偏壓Vg4一直是H電平，所以NMISFET4是常閉狀態，節點N1的電位固定為0V，所以測量不到與布線W1有關的電容。
采用本實施方式的電容測量電路后，在有3條布線W1、W2、W3時，不僅能夠在將布線W1充電后，測量電容C12、C13，而且還能通過將布線W2、W3充電后，測量電容C21、C23、C31、C32。
而且，端子盤的數量用5個就行，與圖7所示的現有技術的電容測量電路所需要的端子盤數量為7個相比，能夠大幅度地減少端子盤的數量，縮小半導體裝置的面積。
(第2實施方式)圖3是表示第2實施方式涉及的半導體裝置(LSI)中配置的電容測量電路的結構的電路圖。在本實施方式的半導體裝置中的電容測量電路，采用測量電容被測量部——3個導體部件彼此之間的各種電容(寄生電容)的結構。
如圖3所示，在本實施方式的半導體裝置中的電容被測量部，也分別隔著絕緣膜相對而設了3個導體部件。但與第1實施方式不同之處在于本實施方式中的3個導體部件是往半導體基板的一部分摻入雜質而形成的源·漏區域SD(第1導體部件)，相當于阱的基板區域SUB(第2導體部件)和柵電極GT(第3導體部件)。
另一方面，電容測量電路的結構，和第1實施方式相同。而且，將源·漏區域SD和基板區域SUB之間的電容，作為Cdb(相當于C12)、Cbd(相當于C21)；將源·漏區域SD和柵電極GT之間的電容，作為Cdg(相當于C13)、Cgd(相當于C31)；將基板區域SUB和柵電極GT之間的電容，作為Cbg(相當于C23)、Cgb(相當于C32)。所謂電容Cdb，是向源·漏區域SD外加電壓時，用外加的電壓除基板區域SUB上感應的電荷的值。所謂電容Cbd，是向基板區域SUB外加電壓時，用外加的電壓除源·漏區域SD上感應的電荷的值。所謂電容Cdg，則是向源·漏區域SD外加電壓時，用外加的電壓除柵電極GT上感應的電荷的值。所謂電容Cgd，是向柵電極GT外加電壓時，用外加的電壓除源·漏區域SD上感應的電荷的值。所謂電容Cdg，是向基板區域SUB外加電壓時，用外加的電壓除柵電極GT上感應的電荷的值。所謂電容Cgd，是向柵電極GT外加電壓時，用外加的電壓除基板區域SUB上感應的電荷的值。
圖4是本實施方式的半導體裝置的剖面圖，正如該圖所示，在本實施方式的半導體裝置中，采用將電容被測量部用三重阱包圍的結構。
在該圖中，表示出半導體裝置中的邏輯電路的一部分——電容被測量部和電容測量電路的剖面結構，其它區域，例如存儲器區域及周邊電路區域等均予省略。
半導體基板被具有淺溝道結構的元件分離區域55，劃分成多個活性區域。在半導體基板上，設置著占據半導體基板的大部分的P阱51，和下方被P阱51包圍的深N阱52，和下方被深N阱52包圍的P阱53，和將P阱53、51彼此分離的N阱54。
而且，電容被測量部的NMISFET，具有向相當于基板區域SUB的P阱53摻入N型雜質而形成的源·漏區域56(SD)和柵電極61(GT)。另一方面，電容測量電路的NMISFET，具有向P阱51摻入N型雜質而形成的源·漏區域58和柵電極62。
在本實施方式中，用電容Cdb、Cbd置換第1實施方式中的電容C12、C21，用電容CdG、Cgd置換電容C13、C31，用電容Cbg、Cgb置換電容C23、C32，從而也能利用圖2所示的控制方法及關系式(4)～(9)，測量各電容Cdb、Cbd、Cdg、Cgd、Cbg、Cgb。
在本實施方式中，尤其因為采用用三重阱包圍電容被測量部的結構，所以能斷開來自在高頻時鐘脈沖作用下動作的電容測量電路中的MISFET的噪聲，高精地測量MISFET各部件間的電容。
另外，通過使電源端子盤PST、接地端子盤GND、電流測量用端子盤41的電壓發生變化，可以在任意的電壓狀態下測量電容，尤其是MIS電容具有電壓依賴性，但可以根據下述關系式(10)測量出電容的電壓依賴性。
C(v)＝{I(V+δV)-I(V)}/f (10)(第3實施方式)圖5是表示第3實施方式涉及的半導體裝置(LSI)中配置的電容測量電路的結構的電路圖。在本實施方式的半導體裝置中的電容測量電路，采用測量電容被測量部——3個導體部件彼此之間的各種電容(寄生電容)的結構。
如圖5所示，在本實施方式的電容被測量部中，作為3個導體部件，設置了布線W1(第1導體部件)、W2(第2導體部件)、W3(第3導體部件)。而且，成為能測量布線W1和布線W2之間的電容C12、C21，布線W1和布線W3之間的電容C13、C31，布線W2和布線W3之間的電容C23、C32的結構。
本實施方式的電容測量電路的結構的特點是作為第1實施方式中的NMISFET7，串聯配置了2個MISFET7a、7b；作為NMISFET8，串聯配置了2個MISFET8a、8b；作為NMISFET9，串聯配置了2個MISFET9a、9b。而且，每對MISFET，接受共同的柵偏壓Vg7、Vg8、Vg9，其中某一個(例如NMISFET7a、8a、9a)是與第1實施中的NMISFET7、8、9具有相同的臨界值電壓的電流監測用MISFET，另一個(例如NMISFET7b、8b、9b)則是具有比第1實施中的NMISFET7、8、9的臨界值電壓高的截止泄漏抑制用MISFET。其它結構與圖1所示的提取電路的結構相同。
在本實施方式的電容測量電路中，也能利用圖2所示的控制方法及關系式(4)～(9)，測量布線W1和布線W2之間的電容C12、C21，布線W1和布線W3之間的電容C13、C31，布線W2和布線W3之間的電容C23、C32。
采用本實施方式的電容測量電路后，和第1實施方式一樣，可以一方面減少端子盤數量，一方面測量3個導體部件間的電容C12、C21、C13、C31、C23、V32。
而且，在本實施方式的電容測量電路中，在節點N1、N2、N3和電流測量用端子盤41之間，串聯配置著電流監測用MISFET(例如NMISFET7a、8a、9a)和臨界值電壓比它們高的截止泄漏抑制用MISFET(例如NMISFET7b、8b、9B)，從而能有效地降低漏泄電流。
另外，利用共同的控制信號(柵偏壓Vg7、vg8、vg9)控制電流監測用MISFET和截止泄漏抑制用MISFET的動作，所以不需要多余控制電路，可以使控制電路簡化。
此外，在電流監測用MISFET的驅動能力不太需要時，通過增加串聯的MISFET的個數，可以更加有有效地降低漏泄電流。
此外，第3實施方式的導體部件，并不限于布線W1、W2、W3，還可以是圖3、圖4所示的源·漏區域、基板區域SUB、柵電極。
(第4實施方式)圖6是表示第4實施方式涉及的半導體裝置(LSI)中配置的電容測量電路的結構的電路圖。在本實施方式的半導體裝置中的電容測量電路，采用測量電容被測量部——3個導體部件彼此之間的各種電容的結構。
如圖6所示，在本實施方式的電容被測量部中，作為3個導體部件，也設置了布線W1(第1導體部件)、W2(第2導體部件)、W3(第3導體部件)。而且，成為能測量布線W1和布線W2之間的電容C12、C21，布線W1和布線W3之間的電容C13、C31，布線W2和布線W3之間的電容C23、C32的結構。
本實施方式的電容測量電路的結構的特點是設置了電源端子盤PST1、PST2，以便向電容測量電路和電容被測量部的布線W1、W2、W3個別供給電源電壓Vdd1(例如0.1V)、Vdd2(例如1.2V)。其它部分的結構，都與第1實施方式的相同。
在本實施方式的電容測量電路中，也能利用圖2所示的控制方法及關系式(4)～(9)，測量布線W1和布線W2之間的電容C12、C21，布線W1和布線W3之間的電容C13、C31，布線W2和布線W3之間的電容C23、C32。
在本實施方式的電容測量電路中，也和第1實施方式一樣，可以一方面減少端子盤數量，一方面測量3個導體部件間的電容C12、C21、C13、C31、C23、V32。
而且，在本實施方式的電容測量電路中，由于設置了旨在將電源電壓Vdd1、Vdd2個別供給電容測量電路和電容被測量部的布線W1、W2、W3，所以能發揮以下的作用效果。
供給布線W1、W2、W3的電源電壓Vdd1，不是控制MISFET的動作的電壓，所以不需那么高。因為各MISFET1～9的柵偏壓Vg1～Vg9由控制電路31供給。但各MISFET1～9的源·漏間的電壓變低后，MISFET1～9的動作速度就要有所下降，而如果降低動作頻率，卻不會影響電容的測量功能。提高外加給布線W1、W2、W3的電壓后，測量的電流I就容易包含噪聲。而象本實施方式這樣，通過降低電源電壓Vdd1，則能控制噪聲的產生。
另一方面，供給控制電路31等電容提取部的電源電壓Vdd2，成為控制MISFET的動作的電壓，所以為了維持MISFET較高的動作速度，就需要某種程度的大小。而且，即使提高電源電壓Vdd2，產生的噪聲給各MISFET動作的影響也較小。因為一般地說，基板噪聲，在模擬電路中，會帶來不良后果，而在邏輯電路中，即幾乎不成問題。
此外，第4實施方式的導體部件，并不限于布線W1、W2、W3，還可以是圖3、圖4所示的源·漏區域、基板區域、柵電極。另外，在第4實施方式中的電容測量電路中，各MISFET7、8、9，也可以是如圖5所示的串列配置的多個MISFET。
電容被測量部中配置的半導體部件，例如布線，也可以是4個以上。這時，也如圖1、圖3、圖5、圖6所示，給每個導體部件配置1個PMISFET和2個NMISFET，就能測量各布線間的電容。
此外，在上述各實施方式中，半導體基板，既包括基板整體是半導體(例如Si、Ge、GaAs的半導體)的器件，也包括具有SOI基板及異質結部的器件(例如Si/SiGe型半導體)。
采用本發明的半導體裝置后，可以一方面減少所需要的端子盤數量，一面將3個以上的半導體部件之間的電容(寄生電容)分離后測量。
權利要求
1.一種半導體裝置，其特征在于在半導體芯片內，具有第1導體部件；與所述第1導體部件之間隔著絕緣層而設置的第2導體部件；與所述第1、第2導體部件之間隔著絕緣層而設置的第3導體部件；以及電容測量電路，所述電容測量電路，具有通過第1充電用開關晶體管而與所述第1導體部件連接，旨在使所述第1導體部件充電的充電用電壓供給部；通過第1、第2電流測量用開關晶體管而分別與所述第2、第3導體部件連接，旨在取出從所述第2、第3導體部件流出的電流的電流取出部；以及控制所述各開關晶體管的ON·OFF的控制電路，并且，所述第2導體部件，通過受到所述控制電路的ON·OFF控制的第2充電用開關晶體管，與所述充電用電壓供給部連接。
2.如權利要求1所述的半導體裝置，其特征在于所述第3導體部件，通過第3充電用開關晶體管，與所述充電用電壓供給部連接；所述第1導體部件，通過第3電流測量用開關晶體管，與所述電流取出部連接。
3.如權利要求2所述的半導體裝置，其特征在于在所述第1～第3導體部件與所述電流取出部之間，分別配置與所述各電流測量用開關晶體管串聯，具有臨界值電壓比所述各電流測量用開關晶體管高的降低截止泄漏用開關晶體管。
4.如權利要求3所述的半導體裝置，其特征在于所述各降低截止泄漏用開關晶體管和與其串聯的電流測量用開關晶體管的ON·OFF，被共同的柵偏壓控制。
5.如權利要求2所述的半導體裝置，其特征在于還具有放電部，所述第1～第3導體部件，分別通過第1～第3放電用開關晶體管，與所述放電部連接。
6.如權利要求5所述的半導體裝置，其特征在于所述第1充電用開關晶體管及第1放電用開關晶體管，是漏極彼此連接的PMISFET及NMISFET，而且，該共同的漏極與所述第1導體部件連接；所述第2充電用開關晶體管及第2放電用開關晶體管，是漏極彼此連接的PMISFET及NMISFET，而且，該共同的漏極與所述第2導體部件連接；所述第3充電用開關晶體管及第3放電用開關晶體管，是漏極彼此連接的PMISFET及NMISFET，而且，該共同的漏極與所述第3導體部件連接。
7.如權利要求6所述的半導體裝置，其特征在于所述控制電路，在測量所述第1～第3導體部件中任意2個導體部件之間的電容的狀態下，將所述第1～第3放電用開關晶體管中與不測量電流的導體部件連接的放電用開關晶體管保持ON狀態。
8.如權利要求1～7任一項所述的半導體裝置，其特征在于所述第1～第3的導體部件，都是布線。
9.如權利要求1～7任一項所述的半導體裝置，其特征在于所述第1～第3的導體部件，是MISFET的源極·漏極區域、基板區域及柵電極。
10.如權利要求9所述的半導體裝置，其特征在于所述MISFET是NMISFET；所述基板區域，是三重阱的最上面的P阱。
11.如權利要求1～7任一項所述的半導體裝置，其特征在于在所述3個導體部件的基礎上，具有第4導體部件；在所述電容測量電路中，所述第4導體部件，通過第4充電用開關晶體管與所述充電用電壓供給部連接，而且通過第4電流測量用開關晶體管與所述電流監測用端子盤連接。
12.如權利要求1～7任一項所述的半導體裝置，其特征在于所述充電用電壓供給部，按照比供給所述控制電路的電源電壓低的電源電壓進行動作。
13.如權利要求1～7任一項所述的半導體裝置，其特征在于所述電容測量電路具有旨在產生頻率比外部時鐘脈沖信號高的時鐘脈沖信號的振蕩器，所述控制電路根據所述振蕩器輸出的時鐘脈沖信號進行動作。
14.如權利要求13所述的半導體裝置，其特征在于所述電容測量電路具有旨在將所述振蕩器輸出的時鐘脈沖信號的分頻的分頻器。
全文摘要
本發明涉及半導體裝置。在電容測量電路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布線(W1、W2、W3)，在分別通過PMISFET(1、2、3)，經過充電用電壓供給部，與電源端子盤(PST)連接的同時，還分別通過NMISFET(7、8、9)，經過電流取出部，與電流監測用端子盤(41)連接。再使電流監測用端子盤(41)與電流表(45)的探頭接觸，從而能測量電流(I)。實現了所需的端子盤數量少，而且能將3個以上的導體部件之間的電容(寄生電容)分離開后測量的電容測量電路。
文檔編號G01R31/28GK1577843SQ20041004901
公開日2005年2月9日 申請日期2004年6月11日 優先權日2003年7月8日
發明者山下恭司, 國清辰也, 渡邊哲也, 金本俊幾 申請人:松下電器產業株式會社, 株式會社瑞薩科技