專利名稱：半導體器件及其制作方法
技術領域：
本發明涉及集成電路制造領域，特別涉及一種半導體器件及其制作方法。
背景技術：
隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸隨之不斷縮小。當進入到 130納米技術節點之后，受到鋁的高電阻特性的限制，銅互連逐漸替代鋁互連成為金屬互連的主流。由于銅的干法刻蝕工藝不易實現，銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而獲得，現在廣泛采用的銅互連線的制作方法是稱作大馬士革工藝的鑲嵌技術。該大馬士革工藝包括只制作金屬導線的單大馬士革工藝和同時制作通孔(也稱接觸孔)和金屬導線的雙大馬士革工藝。具體的說，單大馬士革結構(也稱單鑲嵌結構)僅是把單層金屬導線的制作方式由傳統的方式(金屬刻蝕+介質層填充)改為鑲嵌方式(介質層刻蝕+金屬填充)，而雙鑲嵌結構則是將通孔以及金屬導線結合在一起，如此只需一道金屬填充步驟。制作雙鑲嵌結構的常用方法一般有以下幾種全通孔優先法(Full VIA First)、 半通孔優先法(Partial VIA First)、金屬導線優先法(Full Trench First)以及自對準法 (Self-alignment method)。如圖1所示，現有的一種金屬導線制作工藝包括如下步驟首先，在半導體襯底 100上首先沉積介質層110 ；然后通過光刻和刻蝕工藝在介質層110中形成金屬導線槽； 隨后沉積金屬層，所述金屬層填充到金屬導線槽內并且在所述介質層110表面也沉積了金屬；接著，進行化學機械研磨(CMP)工藝去除所述介質層110上的金屬，從而在所述金屬導線槽內制成了金屬導線140。如上所述，在大馬士革工藝中需要利用化學機械研磨工藝，以最終形成鑲嵌在介質層110中的金屬導線140。然而，因為金屬和介質層材料的移除率一般不相同，因此對研磨的選擇性會導致不期望的凹陷(dishing)和侵蝕(erosion)現象。凹陷時常發生在金屬減退至鄰近介質層的平面以下或超出鄰近介質層的平面以上，侵蝕則是介質層的局部過薄。凹陷和侵蝕現象易受圖形的結構和圖形的密度影響。因此，為了達到均勻的研磨效果， 要求半導體襯底上的金屬圖形密度盡可能均勻，而產品設計的金屬圖形密度常常不能滿足化學機械研磨均勻度要求。目前，解決的方法是在版圖的空白區域填充冗余金屬線圖案來使版圖的圖形密度均勻化，從而在介質層110中形成金屬導線140的同時還形成冗余金屬線(dummy metal) 150，如圖2所示。但是，冗余金屬線雖然提高了圖形密度的均勻度，但是卻不可避免地引入了額外的金屬層內和金屬層間的耦合電容。為了減少額外的耦合電容帶給器件的負面影響，在設計冗余金屬時要盡可能減少冗余金屬的填充數量，并且使主圖形(金屬導線圖形)與冗余金屬間距盡可能大。然而主圖形與冗余金屬的間距過大又會導致局部區域的圖形密度不均勻，影響化學機械研磨工藝的局部區域平坦度。在給定線寬條件下，各種線條圖形的焦深(DOF)工藝窗口有下列關系 密集線條>半密集線條>孤立線條。利用這個關系，在半密集線條和孤立線條旁增加輔助圖形可以擴大半密集線條和孤立線條的工藝窗口。即，輔助圖形可以擴大半密集線條和孤立線條的光刻工藝窗口，改善金屬的化學機械研磨的局部區域平坦度，但是也會導致較大的金屬層內和金屬層間的耦合電容。
發明內容
本發明提供一種半導體器件及其制作方法，以有效地擴大光刻工藝窗口并且減少冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。為解決上述技術問題，本發明提供一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層；減薄所述非冗余金屬區上的介質層；刻蝕所述介質層以形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。本發明還提供另一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層和硬掩膜層；去除所述冗余金屬區和非冗余金屬區上的硬掩膜層；減薄所述非冗余金屬區和冗余金屬區上的介質層，使所述冗余金屬區上剩余的介質層厚度大于所述非冗余金屬區上剩余的介質層厚度；刻蝕所述介質層以同時形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽，所述輔助圖形冗余金屬槽的深度小于所述冗余金屬槽的深度，所述冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面， 以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度，所述冗余金屬線的高度小于所述金屬導線的高度。本發明還提供另一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層；減薄所述非冗余金屬區上的介質層；刻蝕所述非冗余金屬區上的介質層形成通孔；刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于金屬導線的高度。本發明還提供另一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上依次形成介質層和硬掩膜層；去除所述冗余金屬區和非冗余金屬區上的硬掩膜層；減薄所述非冗余金屬區和冗余金屬區上的介質層，所述冗余金屬區上剩余的介質層厚度大于所述非冗余金屬區上剩余的介質層厚度；刻蝕所述非冗余金屬區上的介質層形成通孔；刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述輔助圖形冗余金屬槽的深度小于所述冗余金屬槽的深度，所述冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、 輔助圖形冗余金屬線和金屬導線，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度，所述冗余金屬線的高度小于所述金屬導線的高度。本發明還提供另一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層；減薄所述非冗余金屬區上的介質層；在所述介質層上形成自對準硬掩膜層；刻蝕所述自對準硬掩膜層形成硬掩膜金屬導線槽并去除所述冗余金屬區和輔助圖形冗余金屬區上的自對準硬掩膜層；刻蝕所述非冗余金屬區上的介質層以在所述硬掩膜金屬導線槽的位置形成通孔；刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的尚度。根據本發明的另一面，還提供一種半導體器件，包括半導體襯底；形成于所述半導體襯底上的介質層；以及形成于所述介質層中的冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。可選的，在所述的半導體器件中，所述輔助圖形冗余金屬線的高度等于所述冗余金屬線的高度。可選的，在所述的半導體器件中，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度。本發明使冗余金屬槽和輔助圖形冗余金屬槽的深度小于金屬導線槽的深度，因此最終形成的冗余金屬線和輔助圖形冗余金屬線的高度小于金屬導線的高度，與現有技術相比減小了冗余金屬線和輔助圖形冗余金屬線的厚度(高度)，可有效地擴大光刻工藝窗口并且減少冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。 進一步地，本發明使冗余金屬槽的深度小于輔助圖形冗余金屬槽的深度，從而使形成的冗余金屬線的高度小于輔助圖形冗余金屬線的高度，進一步減少輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。
圖1為現有的一種半導體器件的結構示意圖；圖2為現有的另一種半導體器件的結構示意圖；圖3A 3F為本發明實施例一的半導體器件制作方法中各步驟對應的器件的剖面結構示意圖；圖4A 4G為本發明實施例二的半導體器件制作方法中各步驟對應的器件的剖面結構示意圖；圖5A 5G為本發明實施例三的半導體器件制作方法中各步驟對應的器件的剖面結構示意圖6A 6H為本發明實施例四的半導體器件制作方法中各步驟對應的器件的剖面結構示意圖。圖7A 71為本發明實施例五的半導體器件制作方法中各步驟對應的器件的剖面結構示意圖。
具體實施例方式在背景技術中已經提及，冗余金屬線和輔助圖形冗余金屬線雖然提高了圖形密度的均勻度，但是卻引入了額外的金屬層內和金屬層間的耦合電容，電容可由下列公式計算
權利要求
1.一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層； 減薄所述非冗余金屬區上的介質層；刻蝕所述介質層以形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層； 進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。
2.如權利要求1所述的半導體器件制作方法，其特征在于，在所述半導體襯底上形成介質層之前，還包括在所述半導體襯底上形成刻蝕停止層。
3.一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層和硬掩膜層； 去除所述冗余金屬區和非冗余金屬區上的硬掩膜層；減薄所述非冗余金屬區和冗余金屬區上的介質層，使所述冗余金屬區上剩余的介質層厚度大于所述非冗余金屬區上剩余的介質層厚度；刻蝕所述介質層以同時形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽，所述輔助圖形冗余金屬槽的深度小于所述冗余金屬槽的深度，所述冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層； 進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度，所述冗余金屬線的高度小于所述金屬導線的高度。
4.如權利要求3所述的半導體器件制作方法，其特征在于，在所述半導體襯底上形成介質層之前，還包括在所述半導體襯底上形成刻蝕停止層。
5.一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層； 減薄所述非冗余金屬區上的介質層； 刻蝕所述非冗余金屬區上的介質層形成通孔；刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。
6.如權利要求5所述的半導體器件制作方法，其特征在于，在所述半導體襯底上形成介質層之前，還包括在所述半導體襯底上形成刻蝕停止層。
7.一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上依次形成介質層和硬掩膜層； 去除所述冗余金屬區和非冗余金屬區上的硬掩膜層；減薄所述非冗余金屬區和冗余金屬區上的介質層，所述冗余金屬區上剩余的介質層厚度大于所述非冗余金屬區上剩余的介質層厚度； 刻蝕所述非冗余金屬區上的介質層形成通孔；刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述輔助圖形冗余金屬槽的深度小于所述冗余金屬槽的深度，所述冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層； 進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度，所述冗余金屬線的高度小于所述金屬導線的高度。
8.如權利要求7所述的半導體器件制作方法，其特征在于，在所述半導體襯底上形成介質層之前，還包括在所述半導體襯底上形成刻蝕停止層。
9.一種半導體器件制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成介質層； 減薄所述非冗余金屬區上的介質層； 在所述介質層上形成自對準硬掩膜層；刻蝕所述自對準硬掩膜層形成硬掩膜金屬導線槽并去除所述冗余金屬區和輔助圖形冗余金屬區上的自對準硬掩膜層；刻蝕所述非冗余金屬區上的介質層以在所述硬掩膜金屬導線槽的位置形成通孔； 刻蝕所述介質層以形成冗余金屬槽和輔助圖形冗余金屬槽，并在所述通孔對應位置形成金屬導線槽，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層； 進行化學機械研磨工藝直至暴露出所述介質層的表面，以形成冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。
10.如權利要求9所述的半導體器件制作方法，其特征在于，在所述半導體襯底上形成介質層之前，還包括在所述半導體襯底上形成刻蝕停止層。
11.一種半導體器件，其特征在于，包括 半導體襯底；形成于所述半導體襯底上的介質層；以及形成于所述介質層中的冗余金屬線、輔助圖形冗余金屬線和金屬導線，所述冗余金屬線和輔助圖形冗余金屬線的高度小于所述金屬導線的高度。
12.如權利要求11所述的半導體器件，其特征在于，所述輔助圖形冗余金屬線的高度等于所述冗余金屬線的高度。
13.如權利要求11所述的半導體器件，其特征在于，所述輔助圖形冗余金屬線的高度小于所述冗余金屬線的高度。
全文摘要
本發明公開了一種半導體器件及其制作方法，使冗余金屬槽和輔助圖形冗余金屬槽的深度小于金屬導線槽的深度，因此最終形成的冗余金屬線和輔助圖形冗余金屬線的高度小于金屬導線的高度，與現有技術相比減小了冗余金屬線和輔助圖形冗余金屬線的厚度(高度)，可有效地擴大光刻工藝窗口并且減少冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。
文檔編號H01L23/485GK102324399SQ201110298520
公開日2012年1月18日 申請日期2011年9月28日 優先權日2011年9月28日
發明者毛智彪, 胡友存 申請人:上海華力微電子有限公司